IDT70V9289是IDT公司新推出的一款高速同步雙口靜態存儲器(SRAM)，可實現不同傳輸方式的雙路高速數據流的無損傳輸。文中詳細介紹該電路的結構和原理，給出IDT70V9289的典型應用電路及設計時應注意的問題。

　　1 引言

　　隨著科技的發展和高速設備的不斷涌現，數據傳輸率也越來越高。而由于傳輸方式的不同，各種高速設備在連接時能否實現可靠的數據交換就顯得十分重要。高速雙口SRAM的出現為解決這一問題提供了一種有效途徑。IDT70V9289是IDT公司新推出的高速同步雙口靜態存儲器，其容量為64k×16bit，具有設計簡單，應用靈活等特點。

　　2 IDT70V9289的結構及功能

　　2.1 內部結構

　　圖1示出IDT70V9289的結構框圖，它主要由I/O控制器、存儲器陣列、計數器/地址寄存器和一些邏輯電路組成。

?

　　2.2 功能特點

　　·真正的雙端口存儲器，完全同步操作

　　3.5ns時鐘建立時間，0ns保持時間(所有控制、數據和地址輸入)

　　具有數據輸入、地址和控制寄存器

　　·存儲容量達1024kbit(64k×16bit);

　　·高速數據存取，其TCD(時鐘上升沿與數據輸入/輸出的時延)為

　　商業級：6/7.5/9/12ns(最大)

　　工業級：9ns(最大)

　　·應用IDT公司的高性能CMOS技術，所耗低

　　工作時：500mW(典型值)

　　待機時：1.5mw(典型值)

　　·計數使能和重置功能

　　·通過FT/PIPE引腳選擇任意端口的流通(folw-through)或流水線輸出模式

　　·可對多路傳輸總線中的獨立高位字節和低位字節進行控制

　　·LVTTL接口電平，3.3V(±0.3V)單電源供電

　　2.3 引腳功能(以左邊端口引腳為例)

　　VDD：電源輸入端，起濾波作用的旁路電容器應盡可能靠近電源引腳，并直接連接到地;

　　VSS：接地引腳;

　　CE0L，CE1L：使能端，當CE0L為低電平且CE1L為高電平時，電路工作。該引腳可允許每個端口的片上電路進入低功耗的待機模式;

　　R/WL：讀/寫使能，此端為高電平時讀出，為低電平時寫入;

　　OEL：異步輸出使能;

　　A0L-A15L：地址同步輸入端;

　　I/O0L-I/O15L：數據輸入/輸出端;

　　CLK：：存儲器工作時鐘，所以輸入信號在該時鐘上升沿有效;

　　UBL：高位字節選擇，低電平有效;

　　LBL：低位字節選擇，低電平有效;

　　CNTENL：計數器使能，當時鐘上升沿到來時，如果該引腳為低電平，則地址計數器工作，優先級高于其它引腳;

　　CNTRSTL：計數器重置，低電平有效，優先級高于其他引腳;