1、 概述

AD7787是ADI公司推出的適用于低頻測(cè)量的低功耗、低噪聲、雙通道、24位Σ-Δ模數(shù)轉(zhuǎn)換器。它利用片內(nèi)時(shí)鐘電路工作，因而無(wú)需用戶提供時(shí)鐘源。AD7787的數(shù)據(jù)輸出速率可由軟件設(shè)置，這一特性使其轉(zhuǎn)換速率可在9.5Hz～120Hz之間變化。該芯片采用10腳MSOP封裝，非常適合用需要高分辨率、低功耗的便攜式儀器、溫度測(cè)量、傳感器測(cè)量、稱重儀等。

AD7787的主要特點(diǎn)如下：

●可在2.5V～5.25V電壓范圍內(nèi)工作。正常模式下的最大工作電流為75μA，掉電模式下為1μA；

●9.5Hz轉(zhuǎn)換速率下的RMS噪聲為1.1μV；

●22位有效分辨率時(shí)的峰峰值分辨率為19.5位；

●內(nèi)部非線性度：3.5ppm；

●具有50Hz和60Hz同步抑制功能；

●具有內(nèi)部時(shí)鐘振蕩器和VDD監(jiān)控通道；

●內(nèi)含軌至軌輸入緩沖器；

●帶有三線制串行接口，與SPI、QSPI、MICROWIRE及DSP兼容；

●工作溫度范圍為-40～+105℃。

2、 引腳排列及功能

AD7787的引腳排列如圖1所示。

3、 工作原理

AD7787的內(nèi)部結(jié)構(gòu)功能框圖如圖2所示。它內(nèi)部集成了一個(gè)Σ-Δ調(diào)制器、一個(gè)緩沖器和一個(gè)片內(nèi)數(shù)字濾波器。數(shù)字濾波器的主要功能是提供正常模式抑制。在16.6Hz默認(rèn)轉(zhuǎn)換速率條件下，它能提供50Hz和60Hz的同步抑制。AD7787采用內(nèi)部時(shí)鐘電路工作，因而無(wú)需外接時(shí)鐘源。時(shí)鐘頻率以2、4、8因子分頻后應(yīng)用于調(diào)制器和濾波器，從而可降低芯片的功耗。當(dāng)采用5V單電源供電、緩沖器使能且時(shí)鐘以最大速率工作時(shí)，AD7787的功耗電流最大僅為160μA。

AD7787有5個(gè)片內(nèi)寄存器：通信寄存器、狀態(tài)寄存器、模式寄存器、濾波器寄存器和數(shù)據(jù)寄存器。所有對(duì)AD7787的設(shè)置和控制都是通過(guò)這些寄存器來(lái)實(shí)現(xiàn)的。

AD7787具有三種工作模式，分別為：?jiǎn)无D(zhuǎn)換模式、連續(xù)轉(zhuǎn)換模式和連續(xù)模式。

3.1 單轉(zhuǎn)換模式

單轉(zhuǎn)換模式時(shí)的轉(zhuǎn)換時(shí)序如圖3所示。此模式下，AD7787在轉(zhuǎn)換期間被置于關(guān)閉模式。通過(guò)將模式寄存器的MD1位置1、MD0位置0可實(shí)現(xiàn)單轉(zhuǎn)換初始化。AD7787上電后首先執(zhí)行單轉(zhuǎn)換模式，然后返回到關(guān)閉模式。此轉(zhuǎn)換需2個(gè)ADC時(shí)鐘周期。轉(zhuǎn)換完成后，DOUT/RDY變低。數(shù)據(jù)字從數(shù)據(jù)寄存器讀出后，DOUT/RDY變高。而如果CS為低電平，則DOUT/RDY將保持高電平直到另一次轉(zhuǎn)換被初始化并完成。實(shí)際上，如果有必要，即使DOUT/RDY已經(jīng)變?yōu)楦唠娖剑钥蓪?duì)數(shù)據(jù)寄存器進(jìn)行幾次讀操作。

3.2 連續(xù)轉(zhuǎn)換模式

圖4所示是連續(xù)轉(zhuǎn)換模式的時(shí)序。這是上電缺省模式。AD7787進(jìn)行連續(xù)轉(zhuǎn)換時(shí)，狀態(tài)寄存器內(nèi)的RDY引腳在每次轉(zhuǎn)換結(jié)束后變低。如果CS為低，轉(zhuǎn)換完成后DOUT/RDY線也將變低。用戶可通過(guò)向通信寄存器進(jìn)行寫(xiě)操作來(lái)說(shuō)明下一個(gè)操作是讀數(shù)據(jù)寄存器。一旦SCLK脈沖應(yīng)用于ADC，數(shù)字轉(zhuǎn)換就被置于DOUT/RDY引腳上。讀轉(zhuǎn)換時(shí)，DOUT/RDY將返回到高電平。若有需要，用戶可再讀取幾次寄存器，但必須保證數(shù)據(jù)寄存器在下次轉(zhuǎn)換完成前不被訪問(wèn)，否則新的轉(zhuǎn)換字將會(huì)丟失。

3.3 連續(xù)讀模式

連續(xù)讀模式時(shí)的轉(zhuǎn)換時(shí)序如圖5所示。此模式下，當(dāng)用戶向通信寄存器寫(xiě)入001111XX后，只需為ADC提供合適的SCLK周期數(shù)，系統(tǒng)即可在轉(zhuǎn)換完成后將24位字自動(dòng)置于DOUT/RDY線。這比每次轉(zhuǎn)換完成后向通信寄存器進(jìn)行寫(xiě)操作才能訪問(wèn)數(shù)據(jù)更先進(jìn)。

實(shí)際上，當(dāng)DOUT/RDY變低表示轉(zhuǎn)換結(jié)束時(shí)，系統(tǒng)必須向ADC提供足夠的SCLK周期，同時(shí)將數(shù)據(jù)轉(zhuǎn)換置于DOUT/RDY線。而當(dāng)轉(zhuǎn)換結(jié)果被讀出時(shí)，DOUT/RDY返回到高電平直到下一次轉(zhuǎn)換開(kāi)始。在此模式下，用戶只能對(duì)數(shù)據(jù)進(jìn)行讀操作，且必須保證數(shù)據(jù)字在下一次轉(zhuǎn)換結(jié)束前被讀出。若用戶沒(méi)有在下一次轉(zhuǎn)換結(jié)束前讀出數(shù)據(jù)，或者AD7787沒(méi)有足夠的時(shí)間讀出，則串行輸出寄存器將在下一次轉(zhuǎn)換結(jié)束時(shí)復(fù)位，并保存新的轉(zhuǎn)換結(jié)果。通過(guò)在RDY引腳變低時(shí)間向通信寄存器寫(xiě)入001110XX指令可退出連續(xù)讀模式。在連續(xù)讀模式下，如果ADC監(jiān)視器在DIN線上被激活，它將接收到退出連續(xù)讀模式的命令。另外，若32個(gè)連續(xù)1出現(xiàn)在DIN線上，則ADC復(fù)位，而且DIN一直保持低電平，直到重新向芯片寫(xiě)指令。

4、 應(yīng)用中需注意的問(wèn)題

4.1 模擬輸入通道

AD7787緩沖模式下的絕對(duì)輸入電壓范圍限制在GND+100mV～VDD-100mV，因此必須小心設(shè)置共模電壓以免超出限制而降低AD7787的線性度和噪聲性能；非緩沖模式下的絕對(duì)輸入電壓范圍為GND-100mV～VDD+30mV，此時(shí)不能監(jiān)控對(duì)地的、小的真雙極性信號(hào)。另外需要注意的是，由于非緩沖輸入通道給驅(qū)動(dòng)源提供了一個(gè)動(dòng)態(tài)負(fù)載。因此，連接在輸入管腳上的電阻/電容會(huì)引起直流增益誤差，此誤差的大小取決于驅(qū)動(dòng)ADC輸入源的輸出阻抗。

4.2 參考輸入

應(yīng)用參考輸入時(shí)應(yīng)當(dāng)注意，由于參考輸入可能會(huì)產(chǎn)生一個(gè)高阻抗動(dòng)態(tài)負(fù)載。因此，連接在輸入管腳上的電阻/電容也可能會(huì)引起直流增益誤差，此誤差的大小取決于驅(qū)動(dòng)參考輸入源的輸出阻抗。另外，由于推薦使用的參考電壓源的輸出阻抗較低，因此應(yīng)REFIN引腳上連接退耦電容，且應(yīng)以不給系統(tǒng)引入增益誤差為原則。通過(guò)外部電阻獲得的參考輸入電壓意味著參考輸入可看作是一個(gè)大的外部源阻抗，故此類型電路配置不推薦在REFIN引腳上外接退耦裝置。

4.3 接地和布線

AD7787比傳統(tǒng)的高分辨率轉(zhuǎn)換器更能抑制噪聲干擾。它的數(shù)字濾波器可抑制電源電壓上的寬帶噪聲，并去除來(lái)自模擬輸入和參考輸入的噪聲。然而，由于AD7787的分辨率很高，且產(chǎn)生的噪聲非常低，因此要合理設(shè)計(jì)地線和布線。

設(shè)計(jì)AD7787印刷電路板時(shí)，應(yīng)將模擬部分和數(shù)字部分分開(kāi)，并應(yīng)將其限制在板內(nèi)確定的區(qū)域。同時(shí)應(yīng)將AD7787的GND引腳與系統(tǒng)的AGND相連。在任一布線層，用戶必須留意系統(tǒng)內(nèi)的電流流動(dòng)，以保證所有電流的返回路徑都盡可能地靠近它們到達(dá)目的地所走的路徑，以避免數(shù)字電流流過(guò)板內(nèi)AGND部分。

為了防止噪聲耦合，應(yīng)在AD7787所在層的下面布一層地線。另外，為降低電源線上的阻抗和減少電源線上的干擾效應(yīng)，應(yīng)將AD7787的電源線盡可能加寬?？焖俎D(zhuǎn)換信號(hào)（如時(shí)鐘信號(hào)）必須使用數(shù)字地將其屏蔽，以避免其向板內(nèi)的其它部分輻射噪聲。此外，還應(yīng)避免數(shù)字信號(hào)和模擬信號(hào)的相互干擾。不同相鄰層上的走線不要直角走線，以避免產(chǎn)生饋通噪聲。

使用高分辨率ADC時(shí)，電源和地的去耦設(shè)計(jì)是至關(guān)重要的。為此供電電源VDD應(yīng)采用電容旁路技術(shù)，采用0.1μF的旁路電容并以盡可能短的路徑連接各相應(yīng)的電源和地，這樣可旁路掉高頻成分，同時(shí)，還應(yīng)并聯(lián)1個(gè)10μF的鉭電容旁路低頻成分。所有的邏輯芯片均應(yīng)通過(guò)0.1μF陶瓷電容來(lái)退耦。

5、 應(yīng)用電路

電池監(jiān)測(cè)中，通常需要測(cè)量電池的電流和電壓，具體監(jiān)控電路如圖6所示。圖中，電流流經(jīng)一個(gè)100μΩ的電阻器，其值在-200A～+2000A之間變化，該電流的測(cè)量可通過(guò)AIN1通道與分流電阻直接連接來(lái)實(shí)現(xiàn)。電池電壓的變化范圍為12V～42V，峰值電壓為60V。在它應(yīng)用于AD7787之前，使用外部電阻網(wǎng)可衰減此電壓。由于AD7787本身帶有緩沖器，因此，用戶可直接將AIN2通道與高阻抗衰減器電路相連接，而不必?fù)?dān)心會(huì)引入增益誤差。

責(zé)任編輯：gt