近日，有媒體指出成功登陸火星的美國太空總署（NASA）毅力號所使用的是20 多年前技術(shù)的處理器。對此，許多網(wǎng)友展開了關(guān)于“為什么航空航天處理器如此落后”、“航天器中的宇航級芯片設(shè)計有什么特別之處？”之類的討論。

EDN在本文就與讀者一起看看，為何毅力號火星車CPU采用的98年的架構(gòu)，主頻才233MHz，卻要20萬美金一顆！

為何毅力號選用20多年前技術(shù)的處理器？

據(jù)了解，毅力號火星探測器搭載的機智號火星直升機，它使用的是民用、消費級芯片組高通驍龍 801處理器。這款處理器發(fā)布時間是2014年，與當(dāng)前高通驍龍888處理器相比已經(jīng)非常落后。然而毅力號使用的更是1998年生產(chǎn)的PowerPC 750處理器，那為什么毅力號會選用20多年前技術(shù)的處理器呢？

外媒報道，毅力號搭載的處理器型號為PowerPC 750 處理器，與1998年蘋果出品的iMac G3 電腦同款，對比蘋果最近推出的M1 ARM 架構(gòu)處理器擁有最高主頻3.2GHz，晶體管數(shù)量達160 億個，PowerPC 750 處理器最高主頻速度僅233MHz，且晶體管數(shù)量也只有600 萬個，但單價仍高達20 萬美元（約130萬元）。

?

報道解釋，毅力號的PowerPC 750 處理器單價會如此昂貴，并非因為性能超強大，而是必須應(yīng)對未知的太空環(huán)境，因此對處理器進行抗輻射、耐寒冷功能等強化，美國航空航天局花費20萬美元由BAE系統(tǒng)公司進行定制生產(chǎn) 。此處理器雖然架構(gòu)依舊，但結(jié)構(gòu)強化與優(yōu)化，導(dǎo)致價格昂貴，也非量產(chǎn)型處理器。它是由BAE Systems使用0.25或0.15um工藝制造的，管芯面積為130mm2。CPU本身可以承受200，000至1，000，000 Rads，溫度范圍為?55至125°C。

?

報道進一步指出，NASA 之所以選擇舊架構(gòu)處理器的原因，在于舊架構(gòu)處理器運作可靠度更成熟。因毅力號火星探測器較特殊，需要長時間穩(wěn)定運行，因此執(zhí)行主頻速度成其次，且毅力號一般運作并不需要太強大的運算能力。故就需求來說，舊架構(gòu)PowerPC 750 處理器完全可以勝任。

而機智號火星直升機使用的驍龍?zhí)幚砥鞒杀鞠鄬碚f比較低，因為該直升機只會進行簡單的任務(wù)不參與重要任務(wù)。再加上保暖系統(tǒng)后機智號可以讓處理器保持在特定的溫度中，這樣不必花費太多錢進行定制又不至于太容易損壞。

航天器中的宇航級芯片設(shè)計有什么特別之處？

宇航級芯片是航天航空電子裝備的心臟，宇航級芯片必須具備抗輻照特性，其身價往往是我們生活中常見的消費級芯片的數(shù)十倍，甚至成百上千倍。那么，與消費級芯片相比，這些昂貴的宇航級芯片在設(shè)計階段有什么特別之處呢？知乎用戶@Forever snow 作出了詳細的解答。

1.宇航級芯片所處的空間環(huán)境

在航天器運行的空間環(huán)境中，存在著大量的高能粒子和宇宙射線。這些粒子和射線會穿透航天器屏蔽層，與元器件的材料相互作用產(chǎn)生輻射效應(yīng)，引起器件性能退化或功能異常，影響航天器的在軌安全。引起器件輻射效應(yīng)的主要空間輻射源包括地球輻射帶、銀河宇宙射線、太陽宇宙線和人工輻射。

其中，對芯片工作影響最為嚴(yán)重的輻射效應(yīng)當(dāng)屬“單粒子效應(yīng)”。

據(jù)數(shù)據(jù)統(tǒng)計，從 1971 年到 1986 年間，國外發(fā)射的 39 顆同步衛(wèi)星共發(fā)生了 1589 次故障，有 1129 次故障與空間輻射有關(guān)，且其中的 621 次故障是由于單粒子效應(yīng)導(dǎo)致的。這些統(tǒng)計數(shù)據(jù)說明了航天應(yīng)用中電子器件的主要故障來自于空間輻射，而單粒子效應(yīng)導(dǎo)致的故障在其中占較大比重。

這些故障中，部分是永久性不可逆的，如發(fā)生單粒子鎖定導(dǎo)致芯片內(nèi)部局部短路從而產(chǎn)生大電流燒毀器件。針對此類錯誤可以應(yīng)用一些特定工藝或器件庫來避免。而太空中大部分錯誤是由于半導(dǎo)體器件的邏輯狀態(tài)跳變而導(dǎo)致的可恢復(fù)的錯誤，如單粒子翻轉(zhuǎn)導(dǎo)致存儲器存儲內(nèi)容錯誤。

單粒子翻轉(zhuǎn)（Single-Event Upsets，SEU）指的是元器件受輻照影響引起電位狀態(tài)的跳變，“0”變成“1”，或者“1”變成“0”，但一般不會造成器件的物理性損傷。正因為“單粒子翻轉(zhuǎn)”頻繁出現(xiàn)，因此在芯片設(shè)計階段需要重點關(guān)注。這也是這篇文章的重點。

2.在芯片設(shè)計階段如何防護“單粒子翻轉(zhuǎn)”

（1） 選擇合適的工藝制程

在航天領(lǐng)域，并不是工藝制程越小越好。通常來講，工藝制程越小，抗輻照能力越差。因此，為了確保可靠性，一般會選擇較大線寬的制程，比如0.18um、90nm、65nm等，而不會一味追求摩爾定律的前沿制程。

（2）加固標(biāo)準(zhǔn)單元工藝庫

標(biāo)準(zhǔn)單元工藝庫是數(shù)字芯片的基石。如果把數(shù)字芯片看做一個建筑，標(biāo)準(zhǔn)單元工藝庫就是構(gòu)成建筑的磚塊。標(biāo)準(zhǔn)單元工藝庫包括反相器、與門、寄存器、選擇器、全加器等多種基本單元，每一個標(biāo)準(zhǔn)單元對應(yīng)著多個不同尺寸（W/L）、不同驅(qū)動能力的單元電路，基于這些基本單元即可構(gòu)成復(fù)雜的數(shù)字芯片。

鑒于數(shù)字芯片的超大規(guī)模，已經(jīng)很難通過全定制電路結(jié)構(gòu)的方式來設(shè)計，而直接對商用工藝庫進行加固則是設(shè)計成本最低的選擇。在制造廠商提供的標(biāo)準(zhǔn)單元庫基礎(chǔ)上結(jié)合抗輻照加固措施，使設(shè)計出來的輸入輸出單元庫具有抗輻照能力。加固之后的工藝庫需要晶圓廠流片驗證。

（3）設(shè)計冗余化

在抗輻照加固方法中，三模冗余（TMR）是最具有代表的容錯機制。同一時間三個功能相同的模塊分別執(zhí)行一樣的操作，鑒于單粒子翻轉(zhuǎn)瞬時僅能打翻1路，“三選二”的投票器將會選出其余兩路的正確結(jié)果，增強電路系統(tǒng)的可靠性。三模冗余最顯著優(yōu)點是糾錯能力強，且設(shè)計簡單，大大提高電路可靠性；但缺點也是顯而易見，會將電路增大3倍以上。TMR的方法較為靈活，可根據(jù)性能需求在寄存器級、電路級、模塊級等任意層次設(shè)計TMR，部分EDA工具也可自動插入。

錯誤檢測與糾正電路（Error Detection And Correction，EDAC）也是一種簡單高效的防護單粒子翻轉(zhuǎn)的電路設(shè)計方法。EDAC 主要依據(jù)檢錯、糾錯的原理，通過轉(zhuǎn)換電路將寫入的數(shù)據(jù)生成校驗碼并保存，當(dāng)讀出時靠對校驗碼進行判定，若只有一位出錯系統(tǒng)則自動糾正并將正確的數(shù)據(jù)輸出，同時還會進行數(shù)據(jù)的回寫從而覆蓋原來出錯的數(shù)據(jù)。EDAC盡管糾錯能力強大，但是需要糾錯、譯碼電路，因此結(jié)構(gòu)較為復(fù)雜，不適宜用于高性能的數(shù)據(jù)通道中。EDAC也可用于糾正多bit出錯的情況，但是糾錯電路會更加復(fù)雜。

權(quán)衡TMR和EDAC的優(yōu)缺點，通常會在邏輯電路設(shè)計中使用TMR，在存儲器讀寫電路中使用EDAC。

（4）模塊獨立化

單粒子翻轉(zhuǎn)頻繁出現(xiàn)，必須考慮到翻轉(zhuǎn)發(fā)生之后不影響芯片的整體功能。因此，在架構(gòu)設(shè)計中需要盡可能確保模塊之間保持較強的獨立性，盡可能具備獨立的復(fù)位功能，使得在單粒子打翻信號值之后，一方面出錯電路能夠盡快通過復(fù)位信號恢復(fù)正常；另一方面，確保其他正常工作的模塊不受影響。此外，還需增加異常檢測電路，發(fā)現(xiàn)異常即可對電路進行復(fù)位。

雖然上述方法可以很好地防護單粒子翻轉(zhuǎn)效應(yīng)，但是也給邏輯綜合、布局布線帶來很多困擾，在芯片物理實現(xiàn)過程中需要小心謹慎應(yīng)對。除上述方法外，還可引入Muller C單元、雙互鎖存儲單元結(jié)構(gòu)（DICE）對晶體管級電路進行防護，也可在版圖階段使用環(huán)形柵替換條形柵。

小結(jié)

在航天領(lǐng)域中，芯片的性能并不是第一考慮要素，可靠性才是重中之重。只有芯片具備抗輻照能力，才能確保航天器正常運行。
? ? ? ?責(zé)任編輯:pj