實現低壓工作和曲率補償的完整電路結構如圖3所示。該電路共包含了5個部分：2個電流生成電路，1個偏置電路，1個啟動電路和1個電流相減電路。圖中IREF1是2個電流之和，由傳統的帶隙基準電路產生，可表示為：

?

　　通過電流鏡的鏡像，得到IREF為：

?

　　式中：K1是M3和M2的寬長比比值;K2是M9和M7的寬長比比值。因為Q1a和Q1b的集電極電流為PTAT電流IPTAT，而Q2的集電極電流為與溫度無關的電流IREF，回顧式(3)，VebQ1a和VebQ2可分別寫成：

?

　　通過改變RREF的阻值，可以得到數值在VDSsat(M9)和VDD-|VDSsat(M3)|之間的任何電壓值。晶體管M1～M4工作在飽和區，當漏端電流減小時，它們的源漏電壓可以很小。所以，該帶隙電路的VDD理論上可以降至Veb(典型情況為0.7 V)。上述電路中，電流鏡被充分使用，不但用于產生參考電流，管Q2的偏置電流，還用于偏置運放。為了最大限度地減小電流鏡的失配，管子的長度應取足夠長，并且輸出電壓取值宜在0.6 V左右。Ms1～Ms5構成了啟動電路，以避免電路工作在零電流狀態。Ms2的寬長比應小于1，確保電路啟動后Ms3～Ms5是完全關斷的。

?

　　3 仿真驗證

　　采用標準0.18μm CMOS工藝進行設計驗證，HSpice仿真結果表明，該電路能在1～2.1 V的電源電壓范圍內正常工作，并得到0.9 mV/V的電源調整率。圖4為電源電壓在0～2.1 V變化范圍內，溫度300 K時參考電壓的輸出波形。圖5顯示了輸出參考電壓VREF的溫度特性，在-55～+125℃的溫度范圍內，該電路平均輸出電壓為623 mV，溫度系數達到4.2 ppm/℃。

?

　　4 結語

　　本文提出了一種新穎的曲率補償帶隙基準結構。通過3個具有不同溫度依賴性質的電流的適當疊加，從而產生一個具有極低溫度系數的參考電壓。仿真結果表明，該電路在1 V電源電壓下仍能正常工作。并且，在-55～+125℃的溫度范圍內，其溫度系數僅為4.2 ppm/℃。