隨著科學(xué)技術(shù)的發(fā)展，通信系統(tǒng)變得越來越發(fā)達(dá)，使得通信系統(tǒng)的電路中，大多存在兩種以上的電源，實際工程應(yīng)用中還常有蓄電池提供后備供電的情況，對于這些電路，在電壓變化的過程中，可能會引發(fā)電路無效復(fù)位或上電失敗的故障。對此，本文提出了一種實用的解決方案。

圖1： FPGA的上電加載機(jī)制。

目前以硬件描述語言（Verilog 或 VHDL）所完成的電路設(shè)計，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC 設(shè)計驗證的技術(shù)主流。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flip-flop）或者其他更加完整的記憶塊。

系統(tǒng)設(shè)計師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。一個出廠后的成品FPGA的邏輯塊和連接可以按照設(shè)計者而改變，所以FPGA可以完成所需要的邏輯功能。

隨著通信設(shè)備復(fù)雜程度的提高，工程應(yīng)用對設(shè)備的可靠性要求也隨之提高。各種電源配送方案在工程運(yùn)用上得到了廣泛的應(yīng)用，由于供電系統(tǒng)的切換，通信設(shè)備內(nèi)各部件將面臨一次上電初始化的考驗。

電路上電問題分析

現(xiàn)在通信機(jī)房大多采用-48V直流電源，而電子元器件一般采用低電壓供電，以5V和3.3V最為常見，近幾年隨著低功耗器件的大量使用，1.5V、1.8V、2.5V電源也被采用。在同時使用多種電源時，可采用多種電源模塊，下面就兩種典型情況作簡單分析。

1.采用多電源模塊設(shè)計的電路

這種設(shè)計一般包括1只48-5V電源模塊和1只48-3.3V電源模塊。其中5V電源模塊主要給電路內(nèi)5V器件供電;3.3V電源模塊主要給電路內(nèi)FPGA、ASIC供電，以及供給直流電壓轉(zhuǎn)換器進(jìn)行更小電壓的轉(zhuǎn)換。這里應(yīng)當(dāng)指出，如果采用線性調(diào)壓器（LDO）進(jìn)行小電壓轉(zhuǎn)換時，上級電壓通常采用3.3V，因為常用的1.5V、1.8V、2.5V與5V的壓降很大，在進(jìn)行電壓轉(zhuǎn)換的時候?qū)p失更多功率，同時增加系統(tǒng)的散熱負(fù)擔(dān)。

對于這種設(shè)計，由于不同電源模塊的指標(biāo)差異，存在上電順序的問題。如果5V達(dá)到穩(wěn)定的時間比3.3V早，那么將可能造成如下問題：a. 5V器件已經(jīng)運(yùn)行正常，而3.3V的FPGA、ASIC還未加載或初始化完畢。如果電路內(nèi)MCU單元為5V供電，電路工作將不正常，這種情況理論上可以通過在MCU程序代碼里添加空轉(zhuǎn)等待語句，但是實際上仍然存在問題，見下面的分析。

b. FPGA加載失敗。圖1顯示了一般可編程邏輯器件的上電加載機(jī)制。圖2顯示了48-3.3V的某品牌電源模塊在用蓄電池加電時，其電壓在上升過程中與達(dá)到穩(wěn)定狀態(tài)前出現(xiàn)的較為嚴(yán)重的波動，測試其他電壓，也發(fā)現(xiàn)類似情況。

從圖1、圖2可以分析到，F(xiàn)PGA在上電過程中需要自檢電壓，一旦所有要求的電壓值大于某個范圍就開始加載，而此時如果電壓波動較大，那么FPGA可能會加載失敗，因為當(dāng)波動的電壓處于波峰時FPGA快速檢查電壓并可能通過，當(dāng)然，現(xiàn)在不少FPGA在上電自檢的時候都有個監(jiān)測電壓是否穩(wěn)定的過程，加載失敗的情況基本上很少，不過大部分的FPGA對電壓都有嚴(yán)格的要求。

圖2：電源紋波示例。

c.與b類似，很多ASIC專用芯片、CPLD在上電初始化的時候都需要有穩(wěn)定的電壓，這里不再累述，可以參閱相關(guān)芯片資料。

2.采用單電源模塊設(shè)計的電路

目前在系統(tǒng)設(shè)計中，為了兼容各種電壓也常采用48-5V單電源模塊和加直流電壓轉(zhuǎn)換器的方案。單電源模塊也存在上電順序先后的問題。因此小于5V的電壓上電肯定晚于5V.

在蓄電池供電的情況下，由于蓄電池的本身特性，在上電的時候其電壓是緩慢上升的，由于現(xiàn)在DC-DC模塊的設(shè)計差異，某些模塊在慢上電的過程中出現(xiàn)的電壓擺動仍然會影響FPGA和ASIC的初始化。

解決方法

對應(yīng)可能出現(xiàn)的問題，可以找到相應(yīng)的解決方法。在前文分析的第一種情況下，對應(yīng)a，可以復(fù)位MCU;對應(yīng)b，可以復(fù)位FPGA;對應(yīng)c，可以復(fù)位相關(guān)芯片。對于第2種情況，復(fù)位相應(yīng)的芯片也可以解決問題。所以最直接有效的方法就是復(fù)位。

微處理器用一片或少數(shù)幾片大規(guī)模集成電路組成的中央處理器。這些電路執(zhí)行控制部件和算術(shù)邏輯部件的功能。微處理器與傳統(tǒng)的中央處理器相比，具有體積小，重量輕和容易模塊化等優(yōu)點(diǎn)。微處理器的基本組成部分有：寄存器堆、運(yùn)算器、時序控制電路，以及數(shù)據(jù)和地址總線。微處理器能完成取指令、執(zhí)行指令，以及與外界存儲器和邏輯部件交換信息等操作，是微型計算機(jī)的運(yùn)算控制部分。它可與存儲器和外圍電路芯片組成微型計算機(jī)。

MAX708是一種微處理器電源監(jiān)控芯片，可同時輸出高電平有效和低電平有效的復(fù)位信號。復(fù)位信號可由VCC 電壓、手動復(fù)位輸入或由獨(dú)立的比較器觸發(fā)。因此可以利用MAX708的這個特點(diǎn)來解決電路內(nèi)MCU、FPGA、ASIC的上電復(fù)位問題。

如圖3所示，當(dāng)PFI端子上的電壓值小于1.25V時，PFO端子將輸出低電平。由于PFI端子的這個特性，可以用它來監(jiān)控電路上的1.5V電壓。在通信設(shè)備里，電路上一般含有5V、3.3V、2.5V、1.8V、1.5V的電壓值，1.5V應(yīng)該屬于末級電壓，就是說通過直流電壓轉(zhuǎn)換器最后轉(zhuǎn)壓出來的，我們監(jiān)控了最小電壓，自然也就不必理會它的上級電壓了。

圖3：實現(xiàn)上電復(fù)位應(yīng)用。

這里PFI上的電壓值大概為1.3V，當(dāng)然電壓值越接近1.25V，電壓監(jiān)控的靈敏度越高?？梢杂霉絳（Vsupply-VPFI）/R1}=（VPFI/R2）計算出需要的電阻比值。這里Vsupply為1.5V，VPFI為1.3V.

可以想象，電路上電過程中，1.5V的末級電壓如果沒有達(dá)到要求，復(fù)位信號將一直存在，包括給MCU的RST復(fù)位信號，和給其它芯片的低電平有效的復(fù)位信號。圖3中的MREST為手動添加的復(fù)位信號。

需要指出的是，可以監(jiān)控VCC電壓，這對電路采用多電源模塊的設(shè)計是很有用的。因為兩個電源模塊相互獨(dú)立，5V和1.5V可能不是源于同一個電源模塊，所以在監(jiān)控1.5V的同時也需要監(jiān)控5V電壓。

當(dāng)然，由芯片本身的限制，它無法監(jiān)控小于1.25V的電壓。但是在電信級設(shè)備中，功耗問題并不很迫切，所以這樣小的電壓基本上應(yīng)用很少。

本文小結(jié)

電源波動造成的電路上電失敗故障，只是涉及電源可靠性的一個方面。這里舉的一個實際應(yīng)用的例子可能并不適合于各種情況，其目的只是在于提醒設(shè)計人員在有關(guān)電源設(shè)計中可能存在的隱患。硬件工程師在應(yīng)用這些器件進(jìn)行系統(tǒng)功能設(shè)計的同時，也將越來越多的面臨如何提高電源可靠性方面的挑戰(zhàn)。