大家好，歡迎回來。

前面我們給大家分享了DC-DC開關電源的開關波形高頻振蕩產生的原因：【技術分享】DC-DC開關電源實戰經驗分享之開關波形高頻振蕩分析與改善（點擊回看）

這一期為大家分享的是：DC-DC開關電源的效率優化。

- 效率的定義 -

DC-DC開關電源的效率是指輸出功率比上輸入功率，是影響整機功耗的重要指標，計算公式如下：

我們希望效率越高越好，這樣整體的損耗就越低，對于筆記本電腦或者手機來說，可以獲得更長的續航。一般來說，由于存在各種損耗，效率是無法達到100%的，DC-DC開關電源的損耗主要來源為：

功率器件損耗

PCB走線損耗

下面為大家分析一下這兩種損耗。

- 損耗分析 -

前面提到了開關電源的損耗主要來自功率器件的損耗和PCB走線的損耗：

01功率器件損耗

DC-DC功率器件主要是MOS管和電感，因此損耗也主要來自這兩個器件。

MOS管的損耗主要包括開關損耗和導通損耗以及體二極管造成的損耗：

（1）MOS開關損耗：High Side MOS在開啟和關斷的過程中，出現電壓和電流交疊區，如下圖所示，t1~t3這段時間。因此在開啟和關斷的過程都會出現較大的損耗，計算公式如下：

（MOS開啟過程）

Low Side MOS的開關過程是在dead time結束時，此時體二極管續流，因此VDS較低，通常認為是軟開關。

（2）MOS導通損耗：High Side MOS和Low Side MOS在導通的時候都會存在損耗，跟MOS的導通電阻Rdson和電流有效值Irms相關：

（3）dead time損耗：這里主要是指Low Side MOS的體二極管在dead time期間續流產生的損耗以及反向恢復時產生的損耗。

體二極管存在導通壓降和電流，這部分會產生損耗：

反向恢復損耗：體二極管反向恢復時，上管還處在導通過程中，VDS維持在VIN，如下圖所示：

計算公式如下：

（4）電感損耗：電感損耗主要分為線圈損耗和磁芯損耗，線圈損耗是電感銅線的直流電阻造成的損耗，磁芯損耗主要是電感磁特性造成的。

（電感電流波形）

線圈損耗可以用如下公式計算：

磁芯損耗跟磁芯材料強相關，很難計算，需要聯系電感廠商獲取。

02PCB走線損耗

主板上的走線通過銅箔實現，因此也會存在阻抗，當電流流過時，便會產生損耗。如下圖所示，輸入電流路徑從源端到DC-DC輸入存在RPCB1和RPCB2，輸出電流路徑從DC-DC輸出到設備存在RPCB3和RPCB4。

輸入和輸出路徑的阻抗造成的損耗如下：

- 如何提高效率-

前面分析了各種損耗產生的原因，主要是功率器件和PCB阻抗，因此要降低損耗，也主要從這兩個方面入手。

01High Side MOS選型

High Side MOS的開關損耗跟開關頻率和MOS的柵極電荷Qg相關，因此可以通過降低開關頻率，或者選用Qg較小的MOS來減小開關損耗；而導通損耗主要跟MOS的Rdson相關，因此需要減小Rdson才能減小導通損耗。

同一系列的MOS，Qg和Rdson是兩個對立的參數，Qg小的對應Rdson比較大，Rdson小的對應Qg比較大，因此需要折中。對于輸入和輸出壓差較大的buck應用，由于占空比D較小，High Side MOS的電流有效值Irms也較小，導通損耗占比小，主要還是開關損耗，因此High Side MOS優先選擇Qg較小的型號。

02Low Side MOS選型

Low Side MOS的主要損耗就是導通損耗，因此更小的Rdson可有效降低損耗。

03MOS封裝

Rdson不僅跟MOS的芯片設計相關，跟封裝也有較大的關系，如下圖所示：

（1）傳統打線方式的MOS，金屬線上存在較大的寄生電阻，并且兩顆MOS在PCB上也會引入寄生電阻。

（2）Dual-NMOS則是將兩顆MOS放在同一個封裝內，通過一大塊銅箔相連，大幅減小了打線引起的寄生電阻。

（3）Single-die的DrMOS或者converter，將MOS和驅動電路或控制電路都做在同一顆芯片上，這樣就可以將寄生電阻做到最小。

因此，想要獲得更高的效率，推薦采用single-die的DrMOS或者converter。晶豐明源提供的功率級方案（DrMOS，converter）都是single-die的設計，可以獲得更高的效率。

04Low Side MOS 并聯肖特基二極管

通過前面的分析我們可以得知，在dead time這段時間，Low Side MOS的體二極管導通造成損耗，這個部分跟開關頻率和二極管導通壓降成正比，因此可以降低開關頻率或者采用dead time更小的MOS驅動芯片，或者外部并聯肖特基二極管，減小VSD。

另外，在High Side MOS開啟的時候，體二極管反向恢復造成損耗，也可以通過并聯肖特基二極管的方式來減小（肖特基二極管反向恢復更快，造成的Qrr更小）。

05電感選型

電感的損耗主要是線圈損耗和磁芯損耗，在磁芯材料相同的情況下，可選用DCR較小的電感，減小線圈損耗。

06減小PCB走線損耗

可通過增大銅箔的橫截面積和優化DC-DC模塊的擺放位置來減小PCB走線的寄生電阻產生的損耗。

（1）在走線距離不變的情況下，減小PCB走線的寄生電阻，可以通過增大銅箔的橫截面積來實現，主要是增加銅箔的寬度和厚度。

（2）PCB空間限制，銅箔不能無限制增加寬度和厚度，此時可以優化DC-DC模塊的位置來減小損耗。

主要分為兩種情況：DC-DC輸出只給一個device供電；DC-DC輸出同時給多個device供電。

PCB整體損耗如下：

在兩種極限情況下：（1）DC-DC無限靠近device，RPCB_total=RPCB_IN；（2）DC-DC無限靠近輸入端，RPCB_total=RPCB_OUT；功耗分別為PLOSS(PCB)_1?=I2IN?X RPCB_total和PLOSS(PCB)_2?=I2OUT?X?RPCB_total；由于IOUT＞IIN，第一種情況功耗明顯小于第二種。因此，只有一個device的情況下，DC-DC模塊應靠近device擺放。

對于單個DC-DC模塊給多個device供電的情況（例如3.3V，5V電源），需要將DC-DC模塊靠近電流最大的device擺放。

07DC-DC工作模式

DC-DC有兩種工作模式：不連續導通模式（DCM）和連續導通模式（CCM）。一般來說，到重載下都會進入CCM，輕載下有的IC是工作在DCM，有的IC工作在FCCM（Force CCM）。

FCCM在電感電流到0后，下管仍然保持導通狀態，會出現負電流，這部分能量消耗在下管上面，對輸出沒有貢獻，導致效率低。DCM則是電感電流到0后，下管關斷，不會有額外的能量損失，效率較高。

如下是我司一顆converter產品，分別設置DCM和FCCM的效率對比，可以看到輕載下DCM的效率要高很多，重載都是處于CCM，沒有差異。

08多相切換

除了前面介紹的效率優化手段，還有一種比較特殊的應用：多相DC-DC，一般用于CPU、GPU等主芯片的核心供電。

多相DC-DC的特點在于工作相數的選擇。如果無論負載電流多大，都全相工作，輕載下就會造成額外的開關損耗，因此需要根據負載電流來調節工作的相數，以便達到最優的效率曲線。

單相的效率曲線一般如下所示，輕載時隨著電流增大，效率升高，到峰值后出現轉折，隨著電流增大，效率降低。

因此，對于多相應用，需要在效率較高的區間內增加相數，以維持整體效率曲線處于較高的位置，如下圖藍色實線所示。

相數切換的方式一般有兩種：主芯片發命令或信號給電源控制器；電源控制器根據負載電流自動切換。

晶豐明源的數字控制器支持自動切相功能：

如下圖所示，電源控制器根據負載電流自動增加或減少相數，可以通過寄存器設定切換的電流閾值和遲滯。

- 總結-

優化整體效率的方法總結如下：

MOS參數優化，上管選擇Qg更小的型號，下管選擇Rdson小的型號

選用集成MOS方案，最好是single die的DrMOS或converter

下管并聯肖特基二極管

減小電感DCR

增加PCB走線的銅箔寬度和厚度

對于buck應用，DC-DC模塊靠近device端擺放

DC-DC輕載設置為DCM模式

合理選擇多相控制器增加或減少相數的閾值 ?

晶豐明源DCDC四大產品系列

晶豐明源DCDC，超過100位行業頂尖精英的強大團隊，構建研發、運營、銷售的完整產業鏈條，擁有數字控制IP、大電流設計IP、BCD工藝、封裝等核心技術。高標準可靠性實驗室，具備高溫老化、高加速應力、溫度循環等多種可靠性鑒定和可靠性監控能力，每一款量產產品，都經過嚴苛的測試，確保產品的穩定可靠。我們志在追趕國際巨頭的技術優勢，躋身計算電源的重磅玩家。

-晶豐明源-

上海晶豐明源半導體股份有限公司成立于2008年，是國內首家科創板上市的電源管理類芯片設計公司（股票代碼：688368），總部位于上海，在上海、杭州、成都和深圳設有研發中心，在蘇州、廈門、中山、青島等地設有銷售和技術支持中心。

近年來晶豐明源大力拓展業務，全面布局中高端芯片市場，公司堅持“創芯助力智造，用心成就伙伴”的使命，為行業發展而拼搏，為國家強盛而立志，在晶豐明源領先領域推動行業進步，在中國落后的關鍵領域，迎難而上，努力追趕，鑄就時代芯夢想。

審核編輯：湯梓紅