Altera公司 （NASDAQ： ALTR）今天宣布，其28 nm Stratix? V GX FPGA已經收錄在最新的PCI-SIG? Integrators名錄中，符合PCI Express? （PCIe?） 3.0規范（Gen3）要求。
2013-05-23 10:34:54
1803 ? ? ? ? ? ? ?并未建立SRIO協議，僅僅通過收發器發送PRBS，在這種情況下是否能使用external line loopback方式來測試鏈路的信號完整性？
? ? ? ? 2、查看
2018-06-21 06:25:29
本帖最后由 eehome 于 2013-1-5 09:47 編輯
Altera Stratix V GX FPGA開發板電路圖
2012-08-13 22:22:08
SoC FPGA以及開發套件。Stratix V FPGA系列包括含有大量邏輯的E型號，以及含有速率高達28 Gbps集成收發器的GX、GS和GT型號。Stratix V FPGA是唯一具有精度可調
2012-05-14 12:38:53
做了電路設計有一段時間，發現信號完整性不僅需要工作經驗，也需要很強的理論指導，壇友能提供一些信號完整性的視頻資料么？非常感謝！
2019-02-14 14:43:52
在altium designer中想進行信號完整性的分析，可元件是自己造的，不知道仿真模型怎么建，哪些HC是啥意思也不知道
2012-11-01 21:43:04
多，下面就來了解了解吧。 信號完整性與電源完整性分析信號完整性(SI)和電源完整性(PI)是兩種不同但領域相關的分析，涉及數字電路正確操作。在信號完整性中，重點是確保傳輸的1在接收器中看起來就像 1
2019-06-17 10:23:53
信號完整性100條經驗規則
2020-12-29 06:55:21
高速設計中的信號完整性和電源完整性分析
2021-04-06 07:10:59
信號完整性是指信號在通過一定距離的傳輸路徑后在特定接收端口相對指定發送端口信號的還原程度。在討論信號完整性設計的性能時，如果指定不同的收發參考端口，就要用不同的指標來描述信號還原程度。通常情況下指定
2015-01-07 11:33:53
信號完整性與電源完整性的仿真分析與設計，不看肯定后悔
2021-05-12 06:40:35
最近在論壇里看到一則關于電源完整性的提問，網友質疑大家普遍對信號完整性很重視，但對于電源完整性的重視好像不夠，主要是因為，對于低頻應用，開關電源的設計更多靠的是經驗，或者功能級仿真來輔助即可，電源
2021-11-15 09:07:04
的1在接收器中看起來就像 1(對0同樣如此)。在電源完整性中，重點是確保為驅動器和接收器提供足夠的電流以發送和接收1和0。因此，電源完整性可能會被認為是信號完整性的一個組成部分。實際上，它們都是關于數字電...
2021-11-15 07:37:08
先說一下，信號完整性為什么寫電源完整性？ SI 只是針對高速信號的部分，這樣的理解沒有問題。如果提高認知，將SI 以大類來看，SI&PI&EMI 三者的關系：所以，基礎知識系列里還是
2021-11-15 06:32:45
高速PCB設計有很多比較考究的點，包括常規的設計要求、信號完整性的要求、電源完整性的要求、EMC的要求、特殊設計要求等等。本文主要是針對高速電路信號總線做了一些比較常規的要求列舉了一些檢查要點，其實
2021-01-14 07:11:25
中國電子電器可靠性工程協會關于組織召開“信號完整性仿真應用”高級研修班的邀請函各有關單位：為了幫助廣大從業人員詳細了解信號完整性（SI）和電源完整性（PI）的基本概念、分析方法和應用實例，幫助電子
2009-11-25 10:13:20
信號完整性關鍵名詞都有什么 ？
2021-03-05 08:09:37
信號完整性分析
2013-06-04 14:26:04
信號完整性分析
2013-06-04 14:36:09
信號完整性分析，很不錯的教材可以下載看一看。
2016-06-23 18:45:23
信號完整性資料
2015-09-18 17:26:36
很不錯的一本信號完整性教材。其實EMC、EMI問題最終都是信號完整性問題。
2011-12-09 22:49:23
手工連線面成的樣機同規范布線的最終印制板產品一樣都能正常工作。
但是現在時鐘頻率提高了,信號上升邊也已普遍變短。對大多數電子產品而言，當時鐘頻率超過100MHz或上升邊小于1 ns時，信號完整性效應
2023-09-28 08:18:07
信號完整性分析與設計信號完整性設計背景???什什么是信號完整D??信信號完整性設計內è??典典型信號完整性問題與對2現在數字電路發展的趨ê??速速率越來越???芯芯片集成度越來越高￡PC板板越來越
2009-09-12 10:20:03
信號完整性的定義信號完整性包含哪些內容
2021-03-04 06:09:35
信號完整性基礎
2013-11-14 22:26:42
信號完整性處理的8個基本原則
2021-01-14 07:19:08
://pan.baidu.com/s/1jG0JbjK信號完整性小結1、信號完整性問題關心的是用什么樣的物理互連線才能確保芯片輸出信號的原始質量。2、信號完整性問題一般分為四種：單一網絡的信號質量、相鄰網絡間的串
2015-12-12 10:30:56
本文主要介紹信號完整性是什么，信號完整性包括哪些內容，什么時候需要注意信號完整性問題？
2021-01-25 06:51:11
請問一下信號完整性的價值是什么？
2021-04-09 06:15:23
AD信號完整性分析的資料，需要用到AD信號完整性分析的同學可以下載下來看看，資料講得挺詳細的！
2016-04-19 16:53:48
Cadenc高速電路設計SI PI 信號完整性電源完整性仿真視頻教程下載鏈接地址：鏈接：http://pan.baidu.com/s/1pJiPpzl密碼：3yjv
2015-07-30 21:44:10
在低成本的 FPGA 中，Cyclone? IV GX 器件內嵌多達八個全雙工收發器，運行在 600Mbps 到 3.125 Gbps 的串行數據速率上。 表 1-1 列出了 Cyclone IV GX 收發器通道所支持的串行協議信息。
2017-11-14 10:54:41
E— 最低的功耗，通過最低的成本實現較高的功能性■ Cyclone IV GX— 最低的功耗，集成了 3.125 Gbps 收發器的最低成本的 FPGA1 Cyclone IV E 器件可以在 1.0
2017-11-13 11:22:50
Cyclone? IV GX 器件提供了多個復位信號來對收發器通道進行獨立地控制。ALTGXTransceiver MegaWizard ?插件管理器對設計中例化的每個通道均提供了單獨的復位信號。此外，它對每個收發器模塊也提供了一個斷電 (power-down) 信號。
2017-11-14 10:56:40
信號完整性（Signal Integrity, SI）是指信號在信號線上的質量，即信號在電路中以正確的時序和電壓作出響應的能力。如果電路中信號能夠以要求的時序、持續時間和電壓幅度到達接收器，則可
2018-11-27 15:22:34
VNA是如何測量高速器件的信號完整性（SI）？
2021-05-11 06:49:40
`編輯推薦《國外電子與通信教材系列:信號完整性與電源完整性分析(第二版)》強調直覺理解、實用工具和工程素養。作者以實踐專家的視角指出造成信號完整性問題的根源，并特別給出了設計階段前期的問題解決
2017-09-19 18:21:05
為什么要在意電源系統的信號完整性？電源系統的噪聲余量分析電源噪聲是如何產生的呢？
2021-02-24 08:00:33
什么時候需要進行信號完整性分析
2014-12-10 10:30:11
日前，Altera發布新系列Cyclone IV FPGA ，延續其收發器技術的領先優勢。當前移動視頻、語音和數據訪問以及高質量3D圖像對低成本帶寬需求與日俱增，與此同時，終端產品市場，如智能電話等
2019-07-31 06:59:45
想了解什么是信號完整性的朋友，可以進來看看
2013-04-24 14:11:10
首先我們定義下什么是電源和信號完整性？信號完整性 信號完整性(SI)分析集中在發射機、參考時鐘、信道和接收機在誤碼率(BER)方面的性能。電源完整性(PI)側重于電源分配網絡 (PDN) 提供恒定
2021-12-30 06:33:36
何為信號完整性：信號完整性(Signal Integrity,簡稱SI)是指在信號線上的信號質量。差的信號完整性不是由某一單一因素導致的，而是板級設計中多種因素共同引起的。當電路中信號能以要求的時序
2021-12-30 08:15:58
如何保證脈沖信號傳輸的完整性，減少信號在傳輸過程中產生的反射和失真，已成為當前高速電路設計中不可忽視的問題。
2021-04-07 06:53:25
高速數字PCB設計信號完整性解決方法
2021-03-29 08:12:25
何為信號完整性？信號完整性包括哪些？干擾信號完整性的因素有哪些？如何去解決？
2021-05-06 07:00:23
高速PCB頻發故障，使得信號完整性問題越來越受到工程師的重視。有關高速PCB信號完整性的相關內容網絡上有很多，這方面的知識點很容易找到資源學習，我本人也寫過一本拙作《信號完整性揭秘》。但是，學習理論
2017-06-23 11:52:11
信號完整性（SI）問題解決得越早，設計的效率就越高，從而可避免在電路板設計完成之后才增加端接器件。SI設計規劃的工具和資源不少，本文主要探索，究竟還有什么辦法可以確保信號完整性？
2019-08-02 07:52:35
之前在總結StratixIVGX的Transceiver模塊的時候說道Altera的開發板并未使用到CMU通道，其實這個說法是不對的，今天在看其一款SI（即研究Transceiver信號完整性
2014-12-03 15:16:21
昨天在總結StratixIVGX的Transceiver模塊的時候說道Altera的開發板并未使用到CMU通道，其實這個說法是不對的，今天在看其一款SI（即研究Transceiver信號完整性
2015-01-20 17:28:58
對任何優秀的示波器系統來說，準確重建波形的能力都是關鍵，這種能力稱為信號完整性。示波器類似于一臺攝像機，它捕獲信號圖像，然后可以觀察和解釋信號圖像。信號完整性的核心有兩個關鍵問題： 1、在拍攝
2016-03-02 14:57:52
信號完整性與電源完整性分析信號完整性(SI)和電源完整性(PI)是兩種不同但領域相關的分析，涉及數字電路正確操作。在信號完整性中，重點是確保傳輸的1在接收器中看起來就像 1(對0同樣如此)。在電源
2021-11-15 06:31:24
有網友質疑大家普遍對信號完整性很重視，但對于電源完整性的重視好像不夠，主要是因為，對于低頻應用，開關電源的設計更多靠的是經驗，或者功能級仿真來輔助即可，電源完整性分析好像幫不上大忙，而對于50M
2019-09-20 14:44:25
附件的產品資料是咱們針對Altera公司的Cyclone V (GX/SX)、Stratix IV、Stratix V和Arria V 系列產品的集成式電源解決方案，歡迎下載（有分別針對Altera
2018-12-05 09:14:07
高速信號的電源完整性分析在電路設計中，設計好一個高質量的高速PCB板，應該從信號完整性(SI——Signal Integrity)和電源完整性 (PI——Power Integrity )兩個方面來
2012-08-02 22:18:58
高速電路信號完整性分析與設計—信號完整性仿真仿真中有兩類信號可稱之為高速信號：高頻率的信號（>=50M)上升時間tr很短的信號：信號上升沿從20％～80％VCC的時間，一般是ns級或
2009-09-12 10:31:31
信號完整性設計在產品開發中越來越受到重視，而信號完整性的測試手段種類繁多，有頻域，也有時域的，還有一些綜合性的手段，比如誤碼測試。這些手段并非任何情況下都適合使用，都存在這樣那樣的局限性，合適選用，可以做到事半功倍，避免走彎路。
2019-08-26 06:32:33
高速數字硬件電路設計中信號完整性在通常設計的影響是什么？高速電路設計中信號完整性面臨的挑戰有哪些？怎么處理？
2021-04-22 06:26:55
® Stratix® IV family ofdevices.How to Contact AlteraFor the most up-to-date information about Altera products, see the following ta
2010-02-25 23:34:02
15 針對Altera Stratix IV EP4SGX360和EP4SGX530器件的電源參考設計，具體電路如下圖：
2010-12-12 10:37:5264 針對Altera Stratix IV EP4SGX70和EP4SGX110器件的電源參考設計,電路圖如下：
2010-12-12 10:43:3841 Altera新Cyclone IV FPGA拓展了Cyclone FPGA系列
Altera拓展其成功的Cyclone FPGA系列并延續其收發器技術領先優勢，于今天發布Cyclone IV FPGA新系列。在移動視頻
2009-11-04 08:46:381221 Altera開始量產發售業界首款集成11.3-Gbps收發器的FPGA
Altera公司宣布，開始量產發售Stratix IV GT EP4S100G2 FPGA，這是業界首款集成了11.3-Gbps收發器的FPGA。Stratix IV GT FPGA是目前
2009-11-05 09:47:42618 Altera推出業界密度最大的Stratix IV EP4SE820 FPGA
Altera宣布，40-nm Stratix IV E FPGA高端密度范圍增大到業界領先的820K邏輯單元(LE)。Stratix IV EP4SE820 FPGA是業界同類產品中密度最大
2009-11-11 16:50:00838 Altera Stratix IV FPGA助推XDI dbX分析平臺
Altera公司日前宣布，XtremeData有限公司下一代dbX系列數據庫平臺設計采用了高性能Stratix IV FPGA，該系列專門用于對大型數據庫進行全
2009-12-04 08:37:02664 Altera推出面向Stratix IV FPGA的最新開發套件
Altera公司近日宣布推出其面向 Stratix IV FPGA 的最新開發套件。Stratix IV E FPGA 開發套件具有業界最高密度、最高性能的 FPGA。該套
2009-12-09 08:45:26792 Altera Stratix IV FPGA繼續廣受全球媒體好評
Altera公司今天宣布，40-nm Stratix® IV FPGA系列最近榮獲電子編輯媒體的多個獎項。Stratix IV系列因其在密度、性能和功耗上的優
2010-02-24 09:44:201198 Stratix IV通過Interlaken通用性測試
Altera公司宣布，Stratix IV FPGA通過Interlaken聯盟的器件通用性測試。Altera認證了與使用Interlaken協議的第三方組件的高性能FPGA接口。Stratix IV
2010-03-10 09:26:13557 低功耗Cyclone IV FPGA
Altera公司宣布，開始批量發售Cyclone IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發器入門開發套件。Altera的Cyclone IV FPGA設計用于無線、固網、廣播
2010-03-31 10:42:421432 Altera公司(Nasdaq: ALTR)宣布，成功實現28-nm Stratix? V GX FPGA與PLX?技術公司(Nasdaq: PLXT) ExpressLane? PCI Express? (PCIe?) Gen3的互操作
2011-12-14 09:28:09677 Altera 公司的Cyclone IV 系列 FPGA 包括兩個系列:Cyclone IV E和Cyclone IV GX,具有低成本、低功耗的FPGA 架構,6 K 到150 K 的邏輯單元,高達6.3 Mb 的嵌入式存儲器,小于1.5 W 的總功耗;Cyclone IV GX 器件提供
2012-05-31 09:08:548725 
本資料是關于Altera公司 Stratix V GX FPGA開發板電路圖的資料。資料包括開發板原理圖、PCB圖。
2012-08-10 15:55:44139 信號完整性是指信號在通過一定距離的傳輸路徑后在特定接收端口相對指定發
送端口信號的還原程度。在討論信號完整性設計性能時，如指定不同的收發參考端
口，則對信號還原程度會用不同的指標來描述。
2016-02-19 16:41:510 Virtex-7 GTH 收發器與Altera Stratix V GX 收發器的功能對比情況
2018-06-06 01:45:003572 
設計人員呼吁提升10G+ 芯片到芯片和背板性能, 依賴接收機均衡來補償信號失真。觀看視頻, 并排比較 Xilinx? Virtex?-7 FPGA GTH 收發器 和 Altera Stratix V GX 收發器的均衡能力。
2018-05-23 15:47:003974 
必費力地去手動重新配置背板均衡。
通過具有自適應傳播補償引擎(ADCE)的收發器，Stratix II GX FPGA：
自動重新配置您的背板均衡設置
保持高速數據的最佳信號完整性
支持可插入多個卡位的真正通用卡設計
2018-06-22 03:56:001870 在這一4分鐘的視頻演示中，您將看到Altera新的40-nm FPGA展示其性能達到1.5-Gbps的LVDS以及具有優異信號完整性的8.5-Gbps收發器。為您展示的眼圖具有非常低的抖動，您還
2018-06-22 00:46:002693 系列產品怎樣支持155 Mbps至11.3 Gbps的數據范圍。
滿足您各種系統需求的最佳性能和功耗配置。
Arria? II GX, Stratix? IV GX, and Stratix IV GT FPGA和HardCopy? IV GX ASIC的應用
2018-06-22 01:18:002817 Altera新的Stratix? IV GX版收發器信號完整性開發套件支持對收發器互操作性和SERDES信號完整性進行全面評估。
觀看5分鐘視頻，了解：
采用3英寸和40英寸電路板
2018-06-22 10:56:001880 
板上的Altera? Interlaken解決方案。
了解怎樣使用我們的Stratix IV GT版10G收發器信號完整性套件來評估信號完整性，產生并監視PRBS碼型。
了解業界功耗最低的高密度、高性能40-nm FPGA能夠為您的100G固網應用帶來什么。
2018-06-22 10:01:003757 關鍵詞：ALTERA , FPGA , Stratix , 密度 , 業界 Altera宣布，40-nm Stratix IV E FPGA高端密度范圍增大到業界領先的820K邏輯單元(LE
2018-10-24 20:40:01419 Altera的Arria II GX、Stratix IV GT、Stratix IV GX FPGAs和HardCopy IV GX ASIC采用了通用收發器技術，由一套通用開發工具為其提供支持
2018-10-25 15:43:501393 Altera的Arria II GX、Stratix IV GT、StraTIx IV GX FPGAs和HardCopy IV GX ASIC采用了通用收發器技術，由一套通用開發工具為其提供支持，幫助系統設計人員開發完整的芯片系統（SoC）解決方案。
2018-10-27 08:17:003483 Virtex-7 GTH收發器與Altera Stratix-V GX器件Battle Kits Demo
2018-11-30 06:31:002787 個高速收發器，以及 1,067 Mbps (533 MHz) DDR3存儲器接口)達到了前所未有的水平，并具有優異的信號完整性, 非常適合無線通信,固網,軍事,廣播等其他最終市場中的高端數字應用。本文介紹了Stratixreg; IV FPGA主要特性, Stratix IV GT器
2019-02-16 09:51:01495 
Altera公司日前宣布，開始批量發售FPGA業界性能最好、具有背板功能的收發器。Altera的Stratix? V FPGA是業界唯一能夠提供14.1 Gbps收發器帶寬的FPGA，也是唯一
2019-05-27 10:33:261467 Altera公司推出其面向Stratix? IV FPGA的最新開發套件。Stratix IV E FPGA 開發套件具有業界最高密度、最高性能的 FPGA。該套件為用戶提供了全面的設計環境，其中包括迅速開始其高密度原型產品設計所需的硬件和軟件。
2020-08-30 08:19:01826 SFP + SR，LR，LRM和Altera Stratix-V FPGA的收發器。 目的 本報告演示了Avago 10Gbs以太網SFP +收發器產品，AFBR-709SMZ（SFP + SR
2021-04-13 15:13:303107 
具有LVDS輸出的LTM9011 ADC的AN147-Altera Stratix IV FPGA接口
2021-05-09 21:19:5314 wp02-將凌力爾特公司的DDR LVDS ADC與Altera Stratix IV FPGA接口
2021-05-23 11:13:281 Altera Stratix IV接口的WP02-VHDL
2021-06-07 14:41:227 信號完整性與電源完整性的仿真(5V40A開關電源技術參數)-信號完整性與電源完整性的仿真分析與設計！！！
2021-09-29 12:11:2189
電子發燒友App
工商網監
評論