安森美半導體完整時鐘解決方案滿足時鐘市場更高要求

安森美半導體（ON Semiconductor）不斷開發(fā)和拓展完整的時鐘解決方案，進一步鞏固了其在時鐘市場上的技術領導者地位。基于在雙極型、CMOS和0.18μm硅鍺（SiGe）BiCMOS工藝上先進的鎖相環(huán)（PLL）電路布局和設計專業(yè)技術，安森美半導體25年來一直在最低抖動和skew時鐘分配性能方面領先業(yè)界。安森美半導體的時間抖動比競爭對手小50%，令系統(tǒng)設計更簡易，并消除時間誤差。此外，安森美半導體在全球時鐘支持（ECL）市場排名第一。

市場研究機構Databeans的調(diào)查表明，2007年全球時鐘市場收入為16億美元，預計2007年至2012年總時鐘市場年復合增長率（CAGR）將達到11%。安森美半導體標準產(chǎn)品部全球市場營銷副總裁麥滿權認為，隨著市場應用走向融合，硅基時鐘和晶振供應商將進行整合，硅基鎖相環(huán)（PLL）時鐘解決方案將繼續(xù)替代傳統(tǒng)晶振（XO）以滿足更高頻率、復雜度及系統(tǒng)同步對時鐘解決方案的要求。

隨著自動測試設備、電信及網(wǎng)絡、計算機及消費電子產(chǎn)品復雜度及系統(tǒng)數(shù)據(jù)傳輸率/頻率的不斷提高，系統(tǒng)需要更加精確的同步，并實現(xiàn)更低的抖動(低于1 ps)。同時，系統(tǒng)對高性價比的電磁干擾(EMI)抑制(采用擴頻技術)的要求也越來越高。因此，客戶需要用多頻率時鐘產(chǎn)生器來整合時鐘樹(晶體、PLL、緩存、I/O)，利用高性能的鎖相環(huán)(PLL)替代較高頻率應用中的傳統(tǒng)晶振，使時鐘扇出具備靈活的skew，并支持多種I/O(LVDS、PECL、HCSL、HSTL)。此外，客戶還需要半定制化時鐘和可編程時鐘來盡量提升系統(tǒng)性能和設計靈活性。這些應用趨勢對時鐘產(chǎn)生技術及頻率元件提出了更高的要求，市場迫切需要能夠滿足上述需求的完整時鐘樹解決方案。

麥滿權表示：“正是為了迎合時鐘市場及時鐘產(chǎn)生技術的應用趨勢，我們利用先進的半導體工藝和模擬技術專長，開發(fā)了一系列全硅頻率技術產(chǎn)品。這些產(chǎn)品可以在系統(tǒng)中提供猶如心臟有規(guī)律的跳動的準確頻率，在實現(xiàn)更高性能的同時，簡化系統(tǒng)的復雜程度，實現(xiàn)精確的系統(tǒng)同步。”

安森美半導體的時鐘樹解決方案包括時鐘產(chǎn)生和時鐘支持及分配兩大部分。前者包括高性能時鐘、時鐘模塊、靈活的CMOS可編程時鐘；后者包括時鐘分配、分立式PLL器件、時鐘支持邏輯。其中，時鐘產(chǎn)生部分中基于PLL的PureEdge硅頻率模塊NBXxxxx系列目前包括九款產(chǎn)品，均具有業(yè)界一流的長期時域抖動性能和10 MHz頻率優(yōu)異的-163 dBc/Hz元件域噪聲，可彌補在整合12 Hz至20 MHz頻率時的0.4皮秒(ps)均方根(RMS)相位抖動，使整個系統(tǒng)時鐘樹具有更大的時序裕量。這些元件創(chuàng)造了亞皮秒抖動質(zhì)量的時鐘，可以實現(xiàn)100 MHz、106.25 MHz、125 MHz、155.52 MHz、156.25 MHz、200.00 MHz、212.5 MHz、250 MHz、311.04 MHz和312.5 MHz中的單個和/或兩個頻率，非常適用于1x/2x光纖信道、串行ATA、iSCSI、PCIe、同步光網(wǎng)絡(SONET)/同步數(shù)字體系(SDH)、以太網(wǎng)和時鐘裕量應用。

采用PureEdge時鐘產(chǎn)生模塊可以為設計師帶來以下優(yōu)勢：替代傳統(tǒng)晶振，降低成本，增加靈活性和功能。在晶振方面，可以縮短傳統(tǒng)晶振的上市時間，易于獲得非標準頻率。更重要的是，混合模塊中的PLL可以在5 mm×7 mm×1.9 mm陶瓷封裝中直接替代晶振模塊。這種方式可以提供多種可供選擇的頻率、多種邏輯系列輸出電平(無需電平轉換器)，抑制抖動；還可以降低制造成本，提高可靠性。

安森美半導體標準產(chǎn)品部先進邏輯分部總監(jiān)兼總經(jīng)理何燾(Dan Huettl)說：“安森美半導體的PLL硅頻率技術可以提供極有競爭力的相位噪聲和穩(wěn)定的性能，因此將逐漸替代目前微處理器和采用微控制器的系統(tǒng)中的傳統(tǒng)晶振。”他表示，PLL技術還具備許多其他傳統(tǒng)晶振所沒有的優(yōu)勢，包括設計上的靈活性、可編程能力，有助于降低成本和提高性能。可編程PLL還可以產(chǎn)生多種頻率，支持多種接口，所以能以單一IC滿足全部時鐘樹要求，讓客戶能以單個器件替代多個晶振，實現(xiàn)靈活的設計。此外，它還支持擴頻和可編程延遲等新功能。

值得一提的是，除了高性能PureEdge時鐘產(chǎn)生模塊為設計人員實現(xiàn)晶振替代和提升靈活性，安森美半導體的可編程時鐘以單顆器件替代傳統(tǒng)解決方案，為設計人員提供靈活性，并具有一流抖動性能，幫助他們滿足設計要求。以常見的機頂盒(STB)、數(shù)字電視、家庭網(wǎng)關和其它消費應用等為例，這些系統(tǒng)中可能涉及到眾多不同的功能模塊，需要不同的時鐘頻率，如PCI(33 MHz)、PCIe(66 MHz)、USB(24/48 MHz)、以太網(wǎng)(20/25/50 MHz)、處理器時鐘(14/24 MHz)、視頻時鐘(27 MHz)、ADSL/VDSL(36 MHz)、DDR2/DDR3存儲器時鐘(100/133/166/200/266/333/400 MHz)、千兆位以太網(wǎng)GbE(125 MHz)和ASIC時鐘(廠商專有的30至100 MHz)等。目前業(yè)界用于滿足機頂盒等應用復雜時鐘要求的解決方案是分產(chǎn)晶體和/或CMOS晶體振蕩器。這種解決方案帶來許多問題，一是成本高昂，每部機頂盒/數(shù)字電視等系統(tǒng)需要采用5至7顆晶體/晶體振蕩器，二是占用過多的電路板空間，三是增加了設計復雜度，四是晶體和CMOS晶體振蕩器的采購交貨周期較長，不利于制造商加快產(chǎn)品上市時間。針對這些問題，安森美半導體推出高性能的可編程時鐘乘法器，采用單個多PLL可編程時鐘解決方案替代機頂盒、數(shù)字電視和其它消費應用中的所有分立晶體和/或CMOS晶體振蕩器，產(chǎn)生系統(tǒng)需要的所有頻率，幫助減小電路板空間、降低成本及提高設計靈活性。

NB3N3020就是安森美半導體最新推出的一款可編程時鐘乘法器，這器件在同顆器件上產(chǎn)生低壓正射極耦合邏輯(LVPECL)時鐘及低壓互補金屬氧化物半導體(LVCMOS)時鐘，這使NB3N3020能夠用于寬廣范圍的應用，如網(wǎng)絡、消費電子和計算機應用。這器件含有三個三電平LVCMOS單端選擇引腳，設定26種可能時鐘頻率中的一種，從而為設計人員提供靈活性，幫助他們滿足設計要求，及采用單顆定制器件替代不同系統(tǒng)中的多個時鐘。NB3N3020可編程時鐘乘法器擁有8 MHz至210 MHz的寬輸出頻率范圍。它采用一顆5.0至27 MHz基本模式并行諧振晶體或一顆2.0至210 MHZ LVCMOS單端時鐘源，產(chǎn)生差分LVPECL輸出和單端LVCMOS輸出，而多種可供選擇的時鐘輸出頻率是對輸入時鐘頻率相乘的結果。低電平時，LVCMOS輸出啟用(OE)三態(tài)時鐘輸出，使系統(tǒng)設計人員能夠在其系統(tǒng)中動態(tài)地控制時序狀況。這器件擁有極佳的抖動性能，周期抖動僅為5皮秒(ps)，從而為電路板設計人員提供更高的系統(tǒng)時序裕量，適合更高頻率的設計，具有更高的可靠性。

除了不斷推出新產(chǎn)品，安森美半導體也針對不同客戶的不同需求進行產(chǎn)品定制化。安森美半導體的新一代產(chǎn)品策略是充分利用在專有組件庫、高速PLL設計和微型封裝的技術優(yōu)勢，繼續(xù)開發(fā)領先業(yè)界的時鐘產(chǎn)生和支持產(chǎn)品及邏輯轉換器，以業(yè)界最完整、抖動最低的時鐘樹解決方案滿足路由器/交換機、光網(wǎng)絡/無源光網(wǎng)絡(PON)、DSLAM/集成多工器、工作站CPU和存儲器時鐘分配、網(wǎng)絡服務器、存儲區(qū)域網(wǎng)絡(主總線適配器卡、網(wǎng)絡卡)、工作站和服務器、機頂盒和數(shù)字電視等應用的需求。