全加器,全加器是什么意思
全加器,全加器是什么意思
full-adder
用門電路實現兩個二進數相加并求出和的組合線路,稱為一個全加器。
一位全加器 全加器是能夠計算低位進位的二進制加法電路
一位全加器(FA)的邏輯表達式為:
S=A⊕B⊕Cin
Co=AB+BCin+ACin
其中A,B為要相加的數,Cin為進位輸入;S為和,Co是進位輸出;
如果要實現多位加法可以進行級聯,就是串起來使用;比如32位+32位,就需要32個全加器;這種級聯就是串行結構速度慢,如果要并行快速相加可以用超前進位加法,
超前進位加法前查閱相關資料;
如果將全加器的輸入置換成A和B的組合函數Xi和Y(S0…S3控制),然后再將X,Y和進位數通過全加器進行全加,就是ALU的邏輯結構結構。
即 X=f(A,B)
Y=f(A,B)
不同的控制參數可以得到不同的組合函數,因而能夠實現多種算術運算和邏輯運算。
?半加器、全加器、數據選擇器及數據分配器
一、實驗目的
1.驗證半加器、全加器、數據選擇器、數據分配器的邏輯功能。
2.學習半加器、全加器、數據選擇器的使用。
3.用與非門、非門設計半加器、全加器。
4.掌握數據選擇器、數據分配器擴展方法。
二、實驗原理
1.半加器和全加器
根據組合電路設計方法,列出半加器的真值表,見表7。邏輯表達式為:
S =AB + AB= A⊕B
C = AB
半加器的邏輯電路圖如圖17所示。
用兩個半加器可組成全加器,原理圖如圖18所示。
在實驗過程中,我們可以選異或門74LS86及與門74LS08來實現半加器的邏輯功能;也可用全與非門如74LS00、反相器74LS04組成半加器。這里全加器不用門電路構成,而選用集成的雙全加器74LS183。其管腳排列和邏輯功能表分別見圖19和表4.9所示
(a)用異或門組成的半加器(b)用與非門組成的半加器
圖17 半加器邏輯電路圖
圖18 由二個半加器組成的全加器
圖19 74LS183雙全加器管腳排列圖
2.數據選擇器和數據分配器
數據選擇器又叫多路開關,其基本功能相當于單刀多位開關,其集成電路有“四選一”、“八選一”、“十六選一”等多種類型。這里我們以“八選一”數據選擇器74LS151為例進行實驗論證。
數據分配器,實際上其邏輯功能與數據選擇器相反。它的功能是使數據由1個輸入端向多個輸出端中的某個進行傳送,它的電路結構類似于譯碼器。所不同的是多了一個輸入端。若選擇器輸入端恒為1,它就成了上一實驗的譯碼器。實際上,我們可以用譯碼器集成產品充當數據分配器。例如,用2-4線譯碼器充當四路數據分配器,3–8線譯碼器充當八路數據分配器。就是將譯碼器的譯碼輸出充當數據分配器輸出,而將譯碼器的使能輸入充當數據分配器的數據輸入。
三、實驗內容與步驟
1.半加器、全加器
(1)根據組合電路設計方法,列出半加器的邏輯功能表,見表7。由異或門74LS86和與門74LS08組成半加器,半加器的實驗電路圖如圖20所示。74LS86的管腳排列圖見圖21所示(74LS08管腳排列圖見門電路實驗的圖2)。
將74LS86、74LS08集成片插入IC空插座中,按實驗電路圖20接線,進行半加器邏輯功能驗證。
實驗時輸入端A、B接輸入信號,輸出端S、C接發光二極管LED,觀察和數與進位數,并記錄。
(2)全加器邏輯功能驗證:本實驗中全加器不用門電路構成,而選用集成的雙全加器74LS183。將74LS183集成片插入IC空插座中驗證其邏輯功能與表8中結果進行比較。
圖20 用異或門組成的半加器實驗電路圖
圖21 74LS86管腳排列圖
表7 半加器邏輯功能表
輸 入 |
和 |
進 位 |
A B |
S |
C |
0 0 0 1 1 0 1 1 |
0 1 1 0 |
0 0 0 1 |
表8 全加器邏輯功能表
輸 入 |
輸 出 |
Ci-1 B A |
Si Ci |
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 |
0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 |
將全加器74LS183集成片插入IC空插座,輸入端A、B、Ci-1分別接邏輯開關K1、K2、K3,輸出Si和Ci接發光二極管LED。按全加器邏輯功能表輸入邏輯電平信號,觀察輸出Si及進位Ci并記錄下來。
2.數據選擇器和數據分配器
(1)數據選擇器
將74LS151“八選一”數據選擇器插入IC空插座中(管腳排列圖如圖22所示),按圖23接線。其中C、B、A為三位地址碼,S為低電平選通輸入端,D0~D7為數據輸入端,輸出Y為原碼輸出端,W為反碼輸出端。置選通端S為0電平(即低電平),數據選擇器被選中,撥動邏輯開關K3~K1分別為000,001,…111(置數據輸入端D0~D7分別為10101010或11110000),觀察輸出端Y和W輸出結果,并記錄。
圖22 74LS151管腳排列圖
圖23 八選一數據選擇器實驗接線圖
(2)數據分配器,其邏輯功能與數據選擇器相反,常常用譯碼器集成片充當數據分配器。在多路分配器中用3線-8線74LS138譯碼器接成數據分配器形式,從而完成多路信號的傳輸。具體實驗接線見圖24。
圖24 多路信號傳輸實驗接線圖(多路分配器)
將74LS138集成片插入IC空插座中(管腳排列圖見“編碼器”圖4.27),按圖4.46接線。D0~D7分別接數據開關或邏輯開關,D'0~D'7接8個發光二極管LED顯示輸出,數據選擇器和數據分配器的地址碼一一對應相連,并接三位邏輯電平開關(也可用8421碼撥碼開關的4、2、1三位或三位二進制計數器的輸出端QC、QB、QA)。把數據選擇器74LS151原碼輸出端Y與74LS138的G2A和G2B輸入端相連,二個集成片的通選分別接規定的電平。這樣即完成了多路分配器的功能驗證。
置D0~D7為11110000和10101010兩種狀態,再分別兩次置地址碼A3~A0為0~7,觀察輸出發光二極管LED的狀態,并記錄。
四、實驗總結
1.整理實驗數據和實驗線路圖。
2.試用數據選擇器實現全加器及比較器功能,畫出具體線路圖。
五、注意事項
所有實驗用集成片在實驗時都必須接“+5V”電源和接地。
非常好我支持^.^
(239) 51.5%
不好我反對
(225) 48.5%
相關閱讀:
- [電子說] 仿真測試2:全加器(模塊調用) 2023-10-10
- [電子說] 時序分析基本概念介紹<Combinational logic> 2023-07-10
- [電子說] 請用Verilog分別實現1位半加器和1位全加器 2023-06-26
- [電子說] FPGA設計:4位全加器代碼以及仿真 2023-05-23
- [電子說] 層次化設計構成全加器 2023-05-22
- [電子說] 基于FPGA層次化設計構成全加器 2023-05-14
- [電子說] 一文詳解算術運算電路 2023-03-21
- [電子說] 如何用繼電器構建計算機的CPU中央處理單元 2021-06-30
( 發表人:admin )