數字鑒相器,數字鑒相器原理是什么?

背景知識：

隨著數字電路技術的發展，數字鎖相環在調制解調、頻率合成、FM 立體聲解碼、彩色副載波同步、圖象處理等各個方面得到了廣泛的應用。數字鎖相環不僅吸收了數字電路可靠性高、體積小、價格低等優點，還解決了模擬鎖相環的直流零點漂移、器件飽和及易受電源和環境溫度變化等缺點，此外還具有對離散樣值的實時處理能力，已成為鎖相技術發展的方向。鎖相環是一個相位反饋控制系統，在數字鎖相環中，由于誤差控制信號是離散的數字信號，而不是模擬電壓，因而受控的輸出電壓的改變是離散的而不是連續的;此外，環路組成部件也全用數字電路實現，故而這種鎖相環就稱之為全數字鎖相環(簡稱DPLL)。數字鎖相環主要由數字鑒相器、可逆計數器、頻率切換電路及N分頻器四部分組成。數字鑒相器就是DPLL的主要單元。

基本原理：

在比相的信號雖然經過了一系列處理，但仍可能含有干擾信號。其信號的特點:

1.噪聲的影響在轉變成方波后只存在于理想方波的前后沿附近，而高低電平 中 間部分不受噪聲影響;

2.被鑒相信號的頻率一致，而且存在一定的相位差，使兩路信號的沿互相錯開 ，每一路受噪聲影響的前后沿正好對應于另一路不受影響的電平部分。

而一般的鑒相器都沒有抑制噪聲的能力，即使是一點小的抖動也將導致鑒相的失敗。故本設計利用觸發器的邊沿觸發和鎖存功能設計了高抗噪聲數字鑒相器，采用VHDL語言編制調試了鑒相器功能。如圖是經過編譯以后生成的原理圖。

輸入信號的相位Φa與反饋輸人信號的相位Фb的相位差Фe=Фa-Фb時，鑒相器輸出低電平。當Фe > 0 時，鑒相器輸出信號Ud(t) 輸出正比于相位差的脈寬信號，Up(t) 輸出低電平。當Фe < 0時，鑒相器的輸出信號Up(t)輸出正比于相位差的脈寬信號，Ud (t)輸出低電平。線性鑒相范圍為±л，線性鑒相增益kd =1/л(v/rad)。

下面對該鑒相器的抗干擾能力作定量分析。若設干擾信號是峰值為An的正弦信號，被鑒別的兩路信號的相位差為α，其值為As，則有:

實際上，大多數干擾為隨機白噪聲，所以信噪比為:

從上式可以看出該鑒相器具有較強的抗干擾能力，這也保證了整個系統對惡劣環境的適應能力。