在小規模數字集成電路就要淘汰的今天，作為一個電類專業的畢業生應該熟悉VHDL語言和CPLD、FPGA器件的設計，閻石教授新編寫的教材也加入了VHDL語言方面的內容，可見使用VHDL語言將數字系統集成到一塊集成電路中是現在數字電子技術教學的重要內容。

　　要讓同學學會VHDL，教師首先應該自己先學會，但是學習VHDL語言需要能提供文件輸入，邏輯綜合、編譯和仿真的語言環境，現在向各位推薦一個語言環境—ALTERA公司的Max+plusⅡ軟件，該軟件可以以圖形方式、文本方式和波形方式輸入數字電路設計文件，其中文本方式支持VHDL、AHDL和VERILOG硬件描述語言，該軟件中有多個元件庫（全系列TTL，宏功能，巨功能庫），可以指定MAX7000和10K10系列的兩個ALTERA器件、器件管腳和邏輯綜合方式等等，經過編譯形成的下載文件可以通過編程硬件對器件進行編程，該軟件可以進行錯誤定位和設計規則檢查，該功能使設計更加簡單易行。

　　該軟件支持VHDL，87和93兩個版本，并具備有全部VHDL支持庫。

　　該軟件可以幫助學習使用ALTERA公司CPLD產品，ALTERA公司CPLD產品代表著PLD的發展方向，與XILINX公司的FPGA產品水平互見高低，尤其是該公司的AHDL語言使設計數字系統更加容易。

　　該軟件是該軟件系列中的7.2學生版（目前工業版是8.0，售價2000元，只能一個用戶使用），已經被解密，因而可以容易的安裝到任何計算機上使用，這一點特別適用于教學。

　　該軟件可以完成輸入設計文件、指定器件和管腳、編譯，仿真和下載（需要硬件）全過程。若無硬件除下載不能進行外，其它步驟都可以進行，可見對于教學使用是非常好的一個軟件。

　　該軟件由WINDOWS 95平臺支持，占硬盤空間60兆左右，菜單精練，使用簡便，實在是一個不可多锝的學習VHDL語言的環境。

　　為方便各位老師使用該軟件，為軟件編寫了配套教材《數字系統設計》，該教材共170頁，其中包含VHDL語言、CPLD介紹、AHDL語言和Max+plusⅡ軟件四部分，教材中有大量的有關VHDL、AHDL語言使用的例題，特別是一步一步學習軟件、使用VHDL、AHDL語言的例題可以幫助您達到事半功倍的學習效果。