很久之前遇到一個問題,就是一塊電路板沒有全部敷銅,只敷銅了一小部分,但是其它未敷銅的地方還是有GND連接。
然后我直接用Track將未敷銅的Object連接到GND敷銅上去,但是重新敷銅之后發(fā)現(xiàn)敷銅與連線斷開了,因為規(guī)則規(guī)定了Track與Poly的間距:
可以看到規(guī)則規(guī)定了Track與Poly的間距為0.2mm,所以Repour Polygon之后就會有下面的現(xiàn)象:
我們可以在Clearence下新建一個規(guī)則,取名叫Clearance_PolyGND,然后設(shè)置Where The First Object Mathces為Net-GND,Where The second object Matches也為Net-GND,意思就是這個規(guī)則所應(yīng)用在的目標物體都選擇為GND網(wǎng)絡(luò),然后設(shè)置Minimum Clearance為-0.1mm,如果設(shè)置為0mm的話,重新敷銅之后還有有點間隙,設(shè)置成負數(shù)之后重新敷銅就會完全連接,但是這個負數(shù)的絕對值不能太大,你可以試試。設(shè)置如下:
設(shè)置完之后重新敷銅:
可以看出來敷銅和右側(cè)的Track完全連接在一起并且已經(jīng)“伸進去”了一點,這“伸進去”的長度就是|-0.1|mm,是不是很神奇,原來AD的規(guī)則還能這樣用!其實這是最簡單的用法,AD的規(guī)則還能使用Query來查找匹配,和腳本一樣,功能十分強大!!
-
AD
+關(guān)注
關(guān)注
27文章
868瀏覽量
150563 -
GND
+關(guān)注
關(guān)注
2文章
540瀏覽量
38904
原文標題:領(lǐng)福利啦!丨EDA365:電巢APP全國招募“體驗官”
文章出處:【微信號:eda365wx,微信公眾號:EDA365電子論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
PADS9.5:Rules_1——Clearance
protel怎樣設(shè)置部分不做規(guī)則檢查
密集元件組成的PCB怎樣設(shè)置規(guī)則DRC規(guī)則?
請問在哪里可以設(shè)置外設(shè)寄存器的user和privilege模式?設(shè)置的過程應(yīng)該遵循怎樣的規(guī)則?
差分對線距規(guī)則設(shè)置為6mil是因為在clearance中設(shè)置最小間隔為10mil就會報錯嗎?
請問PCB時會彈出Clearance constraint怎樣關(guān)閉?
鋪銅和Clearance規(guī)則的優(yōu)先級
【Altium小課專題 第114篇】不同元素之間的間距規(guī)則如何進行設(shè)置?
protel_dxp規(guī)則設(shè)置
pcb覆銅規(guī)則設(shè)置
PCB設(shè)計的線寬線距與孔徑規(guī)則設(shè)置注意事項
![PCB設(shè)計的線寬線距與孔徑<b class='flag-5'>規(guī)則</b><b class='flag-5'>設(shè)置</b>注意事項](https://file.elecfans.com/web1/M00/C7/08/o4YBAF9oUmSAYBNJAABk9EKAKhU314.png)
AD學習問題記錄(二):pcb設(shè)計規(guī)則檢查報錯Silk To Solder Mask Clearance Constraint
![AD學習問題記錄(二):pcb設(shè)計<b class='flag-5'>規(guī)則</b>檢查報錯Silk To Solder Mask <b class='flag-5'>Clearance</b> Constraint](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
評論