很多剛接觸阻抗的人都會有這個疑問，為什么常見的板內(nèi)單端走線都是默認(rèn)要求按照50歐姆來管控而不是40歐姆或者60歐姆？這是一個看似簡單但又不好回答的問題。在寫這篇文章前我們也查找了很多資料，其中最有知名度的是Howard Johnson， PhD關(guān)于此問題的答復(fù)，相信很多人都有看過。

為什么說不好回答呢？信號完整性問題本身就是一個權(quán)衡取舍的問題，所以在業(yè)內(nèi)最著名的一句話也就是：“It depends……” 這就是沒有標(biāo)準(zhǔn)答案，仁者見仁智者見智的一個問題。今天高速先生也就這個問題綜合各種答復(fù)來簡單總結(jié)下，在此也是拋磚引玉，希望更多的人可以從各自的角度出發(fā)總結(jié)出更多相關(guān)的因素。

首先，50歐姆是有一定歷史淵源的，這得從標(biāo)準(zhǔn)線纜說起。我們都知道近代電子技術(shù)很大一部分是來源于軍隊，慢慢的軍用轉(zhuǎn)為民用，在微波應(yīng)用的初期，二次世界大戰(zhàn)期間，阻抗的選擇完全依賴于使用的需要。隨著技術(shù)的進(jìn)步，需要給出阻抗標(biāo)準(zhǔn)，以便在經(jīng)濟性和方便性上取得平衡。在美國，最多使用的導(dǎo)管是由現(xiàn)有的標(biāo)尺竿和水管連接成的，51.5歐姆十分常見，但看到和用到的適配器/轉(zhuǎn)換器又是50歐姆到51.5歐姆;為聯(lián)合陸軍和海軍解決這些問題，一個名為JAN的組織成立了，就是后來的DESC，由MIL特別發(fā)展的，綜合考慮后最終選擇了50歐姆，并且特別的導(dǎo)管被制造出來，并由此轉(zhuǎn)化為各種線纜的標(biāo)準(zhǔn)。此時歐洲標(biāo)準(zhǔn)是60歐姆，不久以后，在象Hewlett-Packard這樣在業(yè)界占統(tǒng)治地位的公司的影響下，歐洲人也被迫改變了，所以50歐姆最終成為業(yè)界的一個標(biāo)準(zhǔn)沿襲下來，也就變成約定俗成了，而和各種線纜連接的PCB，為了阻抗的匹配，最終也是按照50歐姆阻抗標(biāo)準(zhǔn)來要求了。

其次，從線路板制作可實現(xiàn)的角度出發(fā)，50歐姆實現(xiàn)起來比較方便。從前面阻抗計算公式可知，過低的阻抗需要較寬的線寬以及薄介質(zhì)（或較大的介電常數(shù)），這對于目前高密板來說空間上比較難滿足;過高的阻抗又需要較細(xì)的線寬及較厚的介質(zhì)（或較小的介電常數(shù)），不利于EMI及串?dāng)_的抑制，同時對于多層板及從量產(chǎn)的角度來講加工的可靠性會比較差;而50歐姆在常用材料的環(huán)境下普通的線寬和介質(zhì)厚度（4~6mil）即符合設(shè)計要求（如下圖一阻抗計算），又方便加工，慢慢的成為默認(rèn)選擇也就不足為奇了。

第三，從損耗的角度出發(fā)，根據(jù)基本的物理學(xué)可以證明50歐姆阻抗趨膚效應(yīng)損耗最小（摘自Howard Johnson， PhD的回復(fù)）。通常電纜的趨膚效應(yīng)損耗L（以分貝做單位）和總的趨膚效應(yīng)電阻R（單位長度）除以特性阻抗Z0成正比。總的趨膚效應(yīng)電阻R是屏蔽層和中間導(dǎo)體電阻之和。屏蔽層的趨膚效應(yīng)電阻在高頻時，和它的直徑d2成反比。同軸電纜內(nèi)部導(dǎo)體的趨膚效應(yīng)電阻在高頻時，和他的直徑d1成反比。總共的串聯(lián)電阻R，因此和（1/d2+1/d1）成正比。綜合這些因素，給定d2和相應(yīng)的隔離材料的介電常數(shù)Er，可以用以下公式來使得趨膚效應(yīng)損耗最小。

在任何關(guān)于電磁場和微波的基礎(chǔ)書中，都可以找到Z0是d2，d1和Er的函數(shù)。

把公式2代入公式1中，分子分母同時乘以d2，整理得到

從公式3分離出常數(shù)項（ /60）*（1/d2），有效的項（（1+d2/d1）/ln（d2/d1））來確定最小值點。仔細(xì)查看公式3的最小值點僅由d2/d1控制，和Er以及固定值d2無關(guān)。以d2/d1為參數(shù)，為L做圖，顯示d2/d1=3.5911時，取得最小值。假定固態(tài)聚乙烯的介電常數(shù)為2.25，d2/d1=3.5911 得出特性阻抗為51.1歐姆。很久之前，無線電工程師為了方便使用，把這個值近似為50歐姆作為同軸電纜最優(yōu)值。這證明了在50歐姆附近，L是最小的。

最后，從電氣性能的角度看，50歐姆的優(yōu)勢也是綜合考慮之后的折中。單純從PCB走線的性能來說，阻抗低比較好，對一個給定線寬的傳輸線，和平面距離越近，相應(yīng)的EMI會減小，串?dāng)_也會因此減小，同時也不易受容性負(fù)載影響。但從全路徑的角度看，還需要考慮最關(guān)鍵的一個因素，那就是芯片的驅(qū)動能力，早期大多數(shù)芯片驅(qū)動不了阻抗小于50歐姆的傳輸線，而更高阻抗的傳輸線由于實現(xiàn)起來不便，所以折中采用了50歐姆阻抗。

綜上所述：50歐姆作為業(yè)界的默認(rèn)值有其先天的優(yōu)勢，同時也是綜合考慮后的折中方案，但并不是說就一定要用50歐姆阻抗了，很多時候還是取決于與之匹配的接口，如75歐姆仍然是遠(yuǎn)程通訊的標(biāo)準(zhǔn)，一些線纜和天線都是使用的75歐姆，此時就需要與之匹配的PCB線路阻抗。另外還有一些特殊的芯片通過改善芯片驅(qū)動能力，來降低傳輸線的阻抗，以此得到更好的抑制EMI和串?dāng)_的效果，如Intel的多數(shù)芯片要求阻抗控制在37歐姆、42歐姆甚至更低，在此不再贅述。