邏輯分析儀連接、采集和分析數(shù)字信號(hào)。使用邏輯分析儀分成四步：連接、設(shè)置、采集、分析。

邏輯分析儀一次可以捕獲大量的信號(hào)，這是其較示波器的主要優(yōu)勢(shì)。采集探頭連接到SUT上，探頭在內(nèi)部比較器上，把輸入電壓與門限電壓(Vth)進(jìn)行比較，作出與信號(hào)邏輯狀態(tài)(1或0)有關(guān)的決策。門限值由用戶設(shè)置，范圍為TTL電平到CMOS、ECL和用戶自定義門限。

邏輯分析儀探頭分成許多物理形式：

※通用探頭，帶有“飛線束”，用于點(diǎn)到點(diǎn)調(diào)試；

※高密度多通道探頭，在電路板上要求專用連接器，探頭能夠采集高質(zhì)量信號(hào)，對(duì)SUT的影響最?。?/p>

※使用無連接器探頭的高密度壓縮探頭的連接方式，這種探頭建議用于要求更高信號(hào)密度或無接器探頭連接機(jī)制的應(yīng)用，以迅速可靠地連接被測(cè)系統(tǒng)。

邏輯分析儀探頭阻抗(電容、電阻和電感)成為被測(cè)電路上整體負(fù)荷的一部分，所有探頭都表現(xiàn)出負(fù)荷特點(diǎn)。邏輯分析儀探頭給SUT引入的負(fù)荷應(yīng)達(dá)到最小，并為邏輯分析儀提供準(zhǔn)確的信號(hào)。

探頭電容一般會(huì)“滾降”信號(hào)跳變邊沿，這種滾降會(huì)降慢邊沿跳變：

為什么電容這么重要呢？因?yàn)檫呇卦铰?，越過電路邏輯門限的時(shí)間越晚，進(jìn)而會(huì)在SUT中引入定時(shí)誤差。隨著時(shí)鐘速率提高，這個(gè)問題會(huì)變得更加嚴(yán)重。

在高速系統(tǒng)中，探頭電容過高可能會(huì)使SUT不能運(yùn)行，應(yīng)一直選擇總電容最低的探頭。還應(yīng)指出的是，探頭夾和引線束會(huì)提高其連接的電路上的電容負(fù)荷。應(yīng)盡可能使用正確補(bǔ)償?shù)倪m配器。