那曲檬骨新材料有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

SystemVerilog 中各種不同的聯(lián)合解析

454398 ? 來源:賽靈思論壇 ? 作者:Alan Schuler ? 2020-11-19 15:16 ? 次閱讀

注意:本文所有內(nèi)容皆來源于Xilinx工程師

BY Alan Schuler

基本聯(lián)合

在 SystemVerilog 中,聯(lián)合只是信號,可通過不同名稱和縱橫比來加以引用。

其工作方式為通過 typedef 來聲明聯(lián)合,并提供不同標(biāo)識符用于引用此聯(lián)合。 這些標(biāo)識符稱為“字段”。

例如:

typedef union packed {
     logic [3:0] a;
     logic [3:0] b;
} union_type;

union_type my_union;

以上代碼創(chuàng)建了一種新類型,名為“union_type”。

此類型的位寬為 4 位,可作為“a”或“b”來引用。

此外,代碼最后一行創(chuàng)建了一個新信號,名稱為“my_union”且類型為“union_type”。

其使用語法為“.”。

例如:

always@(posedge clk) begin 
     my_union.a < = in1;
end

always@(posedge clk) begin
     out1 < = my_union.a;
     out2 < = my_union.b;
end

在 Vivado 中運行此代碼時,原理圖如下所示:

圖 1:基本聯(lián)合

請注意,my_union 位寬仍僅為 4 位,而以“a”或“b”來引用它的兩項分配均采用相同邏輯。 針對 my_union 的分配使用的是“a”,而此聯(lián)合的讀取結(jié)果針對 out1 和 out2 則分別使用“a”和“b”。

聯(lián)合分兩種類型:打包 (packed) 和解包 (unpacked)。在上述示例中,我們指定的是打包聯(lián)合。 默認(rèn)情況下,如果不指定類型,編譯器將假定它采用解包聯(lián)合。打包聯(lián)合與解包聯(lián)合的差別在于,在打包聯(lián)合中,其中所有標(biāo)識符都必須采用打包類型,并且大小必須相同。 在上述示例中,“a”和“b”位寬均為 4 位。 但如果其中之一為 4 位,而另一個為 2 位,則該工具中將生成錯誤。 而在解包聯(lián)合中,標(biāo)識符可采用解包類型并且大小無需相同。 因此,在上述 4 位和 2 位聯(lián)合示例中,刪除“packed”語句將使該工具能夠?qū)?RTL 進(jìn)行完整審查。 總而言之,打包聯(lián)合在綜合工具中所受支持更為廣泛,并且更便于概念化。 對于本文中的前幾個聯(lián)合示例,我們使用的是打包聯(lián)合,但從此處開始直至文末,我們將展示解包聯(lián)合示例。

含多維字段的聯(lián)合

上述示例只是簡單演示了聯(lián)合的作用。 讓我們來看下較為復(fù)雜的聯(lián)合示例:

typedef union packed {
     logic [3:0] a;
     logic [1:0][1:0] b;
} union_type;

union_type my_union;

同上,首先對聯(lián)合進(jìn)行聲明,并創(chuàng)建類型為“union_type”的信號。 差別在于,字段“a”位寬為 4 位,另一個字段“b”位寬同樣為 4 位,但后者排列為 2 個 2 位矢量。 由于這兩個字段大小相同,并且字段“b”使用的是打包類型,因此這是一個合法的打包聯(lián)合。

其結(jié)構(gòu)如下所示:

圖 2:含多維陣列的聯(lián)合

為此結(jié)構(gòu)分配的 RTL 如下所示:

always@(posedge clk) begin
     my_union.a < = in1;
end

always@(posedge clk) begin
     out1 < = my_union.b[0];
     out2 < = my_union.b[1];
end

原理圖如下所示:

圖 3:多維聯(lián)合的原理圖

含結(jié)構(gòu)的聯(lián)合

聯(lián)合還可配合結(jié)構(gòu)一起使用。 就像所有打包聯(lián)合一樣,結(jié)構(gòu)大小必須與聯(lián)合中的任何其他類型的大小相同。

例如:

typedef union packed {
     logic [9:0] data;
     struct packed {
          bit op1;
          bit [2:0] op2;
          bit [1:0] op3;
          bit op4;
          bit [2:0] op5;
     } op_modes;
} union_type;

union_type my_union;

此 RTL 介紹的聯(lián)合包含 2 個位寬均為 10 位的字段。 第一個字段為名為“data”且位寬為 10 位的矢量。 第二個字段采用包含 5 個字段的結(jié)構(gòu),這些字段的大小總和同樣為 10 位。

為此創(chuàng)建的結(jié)構(gòu)如下所示:

圖 4:含結(jié)構(gòu)的聯(lián)合

由于當(dāng)前聯(lián)合中包含結(jié)構(gòu),因此其正確的引用方式是引用聯(lián)合中的結(jié)構(gòu):

always@(posedge clk) begin
     my_mult < = my_union.op_modes.op2 * my_union.op_modes.op5;
end

解包聯(lián)合

如果聯(lián)合中的字段大小不同,或者如果聯(lián)合中的字段本身使用的類型為解包類型,那么此類聯(lián)合需聲明為解包聯(lián)合。

對于前一種情況,如果指定的聯(lián)合包含不同大小的字段,那么該聯(lián)合本身大小將設(shè)置為最大字段的大小。

示例 RTL:

typedef union {
     logic [5:0] a;
     logic [3:0] b;
     logic c;
} union_type;

union_type my_union;

這樣即可創(chuàng)建如下所示結(jié)構(gòu):

圖 5:含不同大小字段的解包聯(lián)合

含結(jié)構(gòu)的解包聯(lián)合

與打包聯(lián)合相同,解包聯(lián)合同樣可以使用結(jié)構(gòu)。

typdef struct {
     bit [3:0] a1;
     bit a2;
} s_1;

typedef union {
     logic [7:0] b1;
     s_1 b2;
} union_type

union_type my_union;

以上示例將創(chuàng)建一個含兩個字段的聯(lián)合。其中一個字段為位寬 8 位的矢量“b1”,另一個字段為位寬 5 位的結(jié)構(gòu),此結(jié)構(gòu)由一個位寬 4 位的矢量 a1 和一個位寬 1 位的矢量 a2 組成。

此聯(lián)合將作為位寬 8 位的矢量來創(chuàng)建,如下所示:

圖 6:含結(jié)構(gòu)的解包聯(lián)合

同上,由于聯(lián)合中包含結(jié)構(gòu),因此需按如下方式來引用信號:

always@(posedge clk) begin
     my_union.b1 <= in1;
     out1 <= my_union.b2.a1;
     out2 <= my_union.b2.a2;
end

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 編譯器
    +關(guān)注

    關(guān)注

    1

    文章

    1642

    瀏覽量

    49286
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    815

    瀏覽量

    66889
收藏 人收藏

    評論

    相關(guān)推薦

    北京環(huán)球聯(lián)合水冷機在半導(dǎo)體加工工藝的作用

    半導(dǎo)體產(chǎn)品的質(zhì)量和性能。 北京環(huán)球聯(lián)合半導(dǎo)體chiller水冷機的主要功能是為半導(dǎo)體制造工業(yè)的芯片生產(chǎn)過程各種設(shè)備和工藝提供精確的溫度控制。半導(dǎo)體加工對溫度有著極高的要求,微小的
    的頭像 發(fā)表于 01-08 10:58 ?81次閱讀
    北京環(huán)球<b class='flag-5'>聯(lián)合</b>水冷機在半導(dǎo)體加工工藝<b class='flag-5'>中</b>的作用

    OptiSystem與OptiSPICE的聯(lián)合使用:收發(fā)機電路的眼圖分析

    OptiSPICE傳輸?shù)絆ptiSystem。一旦OptiSPICE的輸入和輸出被定義(ElecInput_V1和probes;參見圖1),原理圖需要配置為聯(lián)合模擬運行。這可以通過點擊
    發(fā)表于 12-10 08:59

    ZCAN PRO解析的DBC Singal 起始位與XNET解析的起始位不同;解析的信號不符合大端邏輯

    上圖中的DBC文件使用記事本打開,Data_Field信號,起始位為23,長度為48,大端方式存儲;(按照這個方式存儲,明顯已經(jīng)溢出) 上圖為該信號在ZCANPRO軟件打開,解析的起始位為23
    發(fā)表于 10-18 13:53

    IEC101、IEC103、IEC104、Modbus報文解析工具

    IEC101\IEC104\IEC103\Modebus報文解析軟件,可有效解析上述協(xié)議的各種類型報文
    的頭像 發(fā)表于 09-02 09:56 ?1592次閱讀
    IEC101、IEC103、IEC104、Modbus報文<b class='flag-5'>解析</b>工具

    SoC布局各種IC簡介

    。SoC各種IP簡介IP核(IntellectualPropertyCore),即知識產(chǎn)權(quán)核,在集成電路設(shè)計行業(yè)中指已驗證、可重復(fù)利用、具有某種確定功能的芯片設(shè)
    的頭像 發(fā)表于 07-17 08:28 ?436次閱讀
    SoC布局<b class='flag-5'>中</b><b class='flag-5'>各種</b>IC簡介

    工程安全監(jiān)測的振弦采集儀技術(shù)解析與應(yīng)用

    工程安全監(jiān)測的振弦采集儀技術(shù)解析與應(yīng)用 河北穩(wěn)控科技振弦采集儀是一種在工程安全監(jiān)測中廣泛使用的儀器,用于測量和監(jiān)測結(jié)構(gòu)的振動和應(yīng)變。它通過采集結(jié)構(gòu)的振弦信號,可以提供詳細(xì)的結(jié)構(gòu)運行狀態(tài)和變化情況
    的頭像 發(fā)表于 07-11 10:19 ?395次閱讀
    工程安全監(jiān)測<b class='flag-5'>中</b>的振弦采集儀技術(shù)<b class='flag-5'>解析</b>與應(yīng)用

    PLC基本結(jié)構(gòu)解析

    方式和便捷的編程方式,被廣泛應(yīng)用于各種工業(yè)控制系統(tǒng)。本文將詳細(xì)解析PLC的基本結(jié)構(gòu),包括其主要組成部分的功能和特點,以便讀者對PLC有更深入的了解。
    的頭像 發(fā)表于 06-25 14:30 ?1234次閱讀

    labview聯(lián)合Halcon,實時采集的圖像應(yīng)該如何傳入?

    labview聯(lián)合Halcon,實時采集的圖像應(yīng)該如何傳入?
    發(fā)表于 06-25 00:57

    求助,關(guān)于串口數(shù)據(jù)解析疑問求解

    現(xiàn)在手上有一個串口模塊要開發(fā),比較復(fù)雜, 功能:接收各種類型不定長度的 字符串,然后解析做出反饋 字符串基本規(guī)格: 單條命令 : CMD(X,Y,\'ABC或者中文字符不定長\',W
    發(fā)表于 04-29 06:34

    為什么STM32F0 modbus在解析接收不到任何數(shù)據(jù)?

    我看了很久也找不到為什么我的modbus在解析接收不到任何數(shù)據(jù),求大神幫助下,感激不盡
    發(fā)表于 04-25 06:28

    光纜防火等級( OFNR OFNP OFNG)解析

    Nonconductive Plenum): 解析: OFNP 是一種光纜防火標(biāo)識,專門設(shè)計用于安裝在空氣流通的空間,如空氣處理設(shè)備的空
    的頭像 發(fā)表于 03-22 11:01 ?3582次閱讀

    IEEE 1800-2023 SystemVerilog新版本正式發(fā)布了!

    2024年3月初,在美國硅谷舉辦的DVCon2024上,IEEE-SA和Accellera聯(lián)合宣布通過IEEE Get Program可以免費獲取IEEE 1800-2023 SystemVerilog語言參考手冊。
    的頭像 發(fā)表于 03-20 13:52 ?1862次閱讀

    請問Systemverilog如何使用VHDL的package?

    現(xiàn)在需要使用system verilog寫代碼,但是想復(fù)用之前VHDL的package,里面有寫的現(xiàn)成的function等,請問如何調(diào)用呢。總是報錯說找不到_pkg
    發(fā)表于 03-12 15:37

    在Vivado Synthesis怎么使用SystemVerilog接口連接邏輯呢?

    SystemVerilog 接口的開發(fā)旨在讓設(shè)計中層級之間的連接變得更加輕松容易。 您可以把這類接口看作是多個模塊共有的引腳集合。
    的頭像 發(fā)表于 03-04 15:25 ?1028次閱讀
    在Vivado Synthesis<b class='flag-5'>中</b>怎么使用<b class='flag-5'>SystemVerilog</b>接口連接邏輯呢?

    XML在HarmonyOS的生成,解析與轉(zhuǎn)換(下)

    一、XML 解析 對于以 XML 作為載體傳遞的數(shù)據(jù),實際使用需要對相關(guān)的節(jié)點進(jìn)行解析,一般包括解析 XML 標(biāo)簽和標(biāo)簽值、解析 XML
    的頭像 發(fā)表于 02-18 10:07 ?794次閱讀
    百家乐在线游戏| 百家乐怎么玩能赢钱| 真人娱乐城源码| 24山是那二十四山| 网上现金游戏网 | 天天百家乐游戏| 网上赌钱| 百家乐7杀6| 百家乐官网翻天粤语下载| 威尼斯人娱乐城代理开户| 沙龙百家乐官网赌场娱乐网规则 | 百家乐另类投注法| 蒙特卡罗娱乐场| 现金百家乐破解| 百家乐官网平台哪个比较安全 | 全讯网开奖直播| 康莱德百家乐官网的玩法技巧和规则 | 百家乐官网公式论坛| 澳门百家乐玩法与游戏规则| 博乐百家乐官网游戏| 威尼斯人娱乐场官网h00| 闲和庄百家乐官网娱乐| 现金博彩网| 百家乐发牌靴发牌盒| 好用百家乐官网软件| 大发888如何注册送58| 百家乐网址讯博网| 百家乐官网澳门有网站吗| 全讯网新2网站112| 百家乐官网牌壳| 明升开户 | 线上百家乐赢钱| 百家乐官网tt娱乐平台| 博彩技巧| 澳门百家乐怎赌才能赚钱| 百家乐官网开庄几率| 太阳城代理| 百家乐百胜注码法| 百家乐官网太阳城真人游戏| 新葡京娱乐场| 百家乐平注法到65|