那曲檬骨新材料有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

時序分析的基本概念及常規時序路徑的組成

電子設計 ? 來源:CSDN博主 ? 作者:Sea_Sand ? 2020-11-25 15:27 ? 次閱讀

1、發起沿和捕獲沿(Launch edge & Capture edge)

② Launch edge是發送數據的時鐘邊沿,通常選擇上升沿。

③ Capture edge是捕獲段捕獲到該數據的時鐘邊沿。

④ 通常情況下這兩個邊沿會有一個時鐘周期的差別。

2、時序路徑Timing path典型時序路徑有四種)

② 第一類時序路徑(紅色)
- 從device A的時鐘到FPGA的第一級寄存器的輸入端口

③ 第二類時序路徑
- 兩個同步元件之間的路徑(rega到regb藍色)

④ 第三類時序路徑
- 最后一集寄存器到device B數據端口的路徑(黃色)

⑤ 第四類時序路徑
- 端口到端口的路徑(dinb到dinb綠色)

⑥ 我們要關注的是這些路徑的
- 起始點(start point)記作S
- 終止點(end point)記作E
-


- 前三條路徑的起始點,都是發送寄存器的時鐘端口,終止點都是接收寄存器的數據端口。

⑦ 常規時序路徑的組成
- 我們給出基本模型(可看出rega 和 regb時鐘是不同的)
-


- 源端時鐘路徑(紅色) 數據路徑(藍色) 和目的段時鐘路徑(黃色)
-

3、數據到達時間和數據需求時間

① 數據到達時間
-


- 數據在發送沿發送之后,經過多長時間會到達接收寄存器的數據端口,即到達regb的D端口的時刻,這個時刻就是數據到達時間。
- 我們需要選擇一個參考(基準)時間點。通常選擇launch edge作為零時刻基準點。
- 數據經過Tco時間,到達Q端口。
- 數據從Q端口,要經過組合邏輯,以及布線的線延時才能到達接收短的D端口(Tdata)。
- 故有公式如下:
-


- 選擇launch edge作為零時刻基準點。

② 時鐘到達時間(clock Arrival Time)
- 觀察捕獲寄存器的時鐘。
-


- 選擇launch edge作為零時刻基準點。其實是launch edge加上一個時鐘周期。

4、建立時間的裕量和保持時間的裕量(Setup slack & Hold Slack)

① 建立時間(數據需求時間:Tsu)
-


- 數據可以被穩定的捕獲到的最小時間。
- 我們仍然關注捕獲寄存器。
- 數據需要在時鐘捕獲沿到達之前的一段時間,必須到達。相當于是數據到達regb的時鐘端口 和 regb的時鐘處于capture edge這兩個情況同時滿足的時候,才可以進行接收數據。
- 換句話就是說,數據至少提前時鐘Tsu的時間到達捕獲寄存器的數據端口。
- 數據所需要的時間是
-


- 其中Set up Uncertainty(一般是時間抖動造成的Uncertainty時間)。

② 保持時間情況下的數據需求時間(Data Request Time-Hold)
-


- 當我們捕獲到數據之后,數據還應該穩定的存在一定時間。
- 除了有Tlckb的時鐘延時之外,還要看到捕獲寄存器本身的保持時間需求。
- Tclkb時鐘延時,然后數據到達后,至少還需要Th的保持時間。
-

③ Tsu和Th確定了數據的有效窗口。
- 數據有效窗口的起始沿就是Tsu
- 終止端口就是Th。

④ 建立時間裕量(Setup Slack)
- 在做時序分析時,我們的建立時間的需求可以滿足,那么這條路徑上發送的數據,就可以被目的寄存器穩定的捕獲到。
- 我們來看一下我們的模型:
-


- Tclka
- Tco
- Tdata
- Tclkb
- Tsu
- 數據需求時間(Tsu)-當前數據到達時間
-


-

⑤ 保持時間的裕量(Hold Slack)新的數據不能太早的到達,否則就破壞了原來的數據
-


- Tclka
- Tco
- Tdata
- Tclkb
- Th
- 新的數據到達時間-數據需求時間(Th)
-


-

⑥ 如果Slack為正,說明我們的時序是滿足的。

⑦ 為什么會出現Slack為負的情況?
- 對于Set up Slack為負的情況
- 數據延時太大,導致數據建立時間Tsu不夠了,見下圖:
-


- Hold Slack為負
- 時鐘的延遲太大,導致當前data的Capture time到來的時候,已經在傳下一個data了。
-

⑧ Tdata = Tlogic(組合邏輯,邏輯門的延時)+Tnet(布線,線的延時)
- Tlogic:主要和我們的代碼風格有關。
- Tnet:可能跟我們的布局布線的策略有關。

⑨ 系統的時鐘頻率Ts >= Tco + Tdata + Tsu這三者決定了系統的時鐘的最高頻率。

5、總結:

① 通常我們都是以Launch edge作為零時刻點(參考時刻點)

② 通常Capture edge time = Launch edge time + 1 clock cycle

③ Tsu和Th是芯片決定的。

編輯:hfy


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5363

    瀏覽量

    121198
  • 時序分析
    +關注

    關注

    2

    文章

    127

    瀏覽量

    22617
收藏 人收藏

    評論

    相關推薦

    時序分析中的一些基本概念

    時序分析是FPGA設計中永恒的話題,也是FPGA開發人員設計進階的必由之路。慢慢來,先介紹時序分析中的一些基本概念
    發表于 10-21 09:28 ?2193次閱讀

    時序分析中的一些基本概念

    時序分析時FPGA設計中永恒的話題,也是FPGA開發人員設計進階的必由之路。慢慢來,先介紹時序分析中的一些基本概念
    發表于 02-11 19:08 ?4358次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b>中的一些<b class='flag-5'>基本概念</b>

    時序分析基本概念——STA概述簡析

    時序分析基本概念介紹——STA概述,動態時序分析,主要是通過輸入向量作為激勵,來驗證整個設計的時序
    的頭像 發表于 12-14 17:01 ?2.9w次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>——STA概述簡析

    時序分析基本概念介紹——時序庫Lib,除了這些你還想知道什么?

    時序分析基本概念介紹——時序庫Lib。用于描述物理單元的時序和功耗信息的重要庫文件。lib庫是最基本的
    的頭像 發表于 12-15 17:11 ?1.2w次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>介紹——<b class='flag-5'>時序</b>庫Lib,除了這些你還想知道什么?

    詳細介紹時序基本概念Timing arc

    時序分析基本概念介紹——Timing Arc
    的頭像 發表于 01-02 09:29 ?2.5w次閱讀
    詳細介紹<b class='flag-5'>時序</b><b class='flag-5'>基本概念</b>Timing arc

    時序分析基本概念介紹

    今天我們要介紹的時序分析概念是Combinational logic. 中文名組合邏輯單元。這是邏輯單元的基本組成器件。比如我們常見的and, or, not, nand,nor等門電
    的頭像 發表于 05-14 17:27 ?5801次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>介紹

    時序分析時序約束的基本概念詳細說明

    時序分析時FPGA設計中永恒的話題,也是FPGA開發人員設計進階的必由之路。慢慢來,先介紹時序分析中的一些基本概念
    發表于 01-08 16:57 ?28次下載
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b>和<b class='flag-5'>時序</b>約束的<b class='flag-5'>基本概念</b>詳細說明

    FPGA設計中時序分析基本概念

    時序分析時FPGA設計中永恒的話題,也是FPGA開發人員設計進階的必由之路。慢慢來,先介紹時序分析中的一些基本概念
    的頭像 發表于 03-18 11:07 ?2793次閱讀

    靜態時序分析基本概念和方法

    向量和動態仿真 。本文將介紹靜態時序分析基本概念和方法,包括時序約束,時序路徑
    的頭像 發表于 06-28 09:38 ?1590次閱讀
    靜態<b class='flag-5'>時序</b><b class='flag-5'>分析</b>的<b class='flag-5'>基本概念</b>和方法

    介紹時序分析基本概念lookup table

    今天要介紹的時序分析基本概念是lookup table。中文全稱時序查找表。
    的頭像 發表于 07-03 14:30 ?1658次閱讀
    介紹<b class='flag-5'>時序</b><b class='flag-5'>分析</b>的<b class='flag-5'>基本概念</b>lookup table

    介紹時序分析基本概念MMMC

    今天我們要介紹的時序分析基本概念是MMMC分析(MCMM)。全稱是multi-mode, multi-corner, 多模式多端角分析模式。
    的頭像 發表于 07-04 15:40 ?2789次閱讀
    介紹<b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>MMMC

    時序分析Slew/Transition基本概念介紹

    今天要介紹的時序分析基本概念是Slew,信號轉換時間,也被稱為transition time。
    的頭像 發表于 07-05 14:50 ?3523次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b>Slew/Transition<b class='flag-5'>基本概念</b>介紹

    什么是時序路徑timing path呢?

    今天我們要介紹的時序分析概念是 **時序路徑** (Timing Path)。STA軟件是基于timing path來
    的頭像 發表于 07-05 14:54 ?2321次閱讀
    什么是<b class='flag-5'>時序</b><b class='flag-5'>路徑</b>timing path呢?

    時序分析基本概念介紹—Timing Arc

    今天我們要介紹的時序基本概念是Timing arc,中文名時序弧。這是timing計算最基本的組成元素,在昨天的lib庫介紹中,大部分時序
    的頭像 發表于 07-06 15:00 ?3746次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>介紹—Timing Arc

    時序分析基本概念解析

    正如“聚合”的意思(字典)“兩個或多個事物聚集在一起的發生”。所以我們可以假設它也與 2 個時鐘路徑聚集在一起有關。 (了解時鐘路徑請參考另一篇博客-靜態時序分析基礎:第1部分“
    的頭像 發表于 08-08 10:31 ?1142次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>解析
    谈谈百家乐官网赢钱技巧| bet365信誉好吗| 百家乐打水论坛| 大发888娱乐场 注册| 澳门金沙官网| 网上百家乐官网有没有假| 百家乐官网e78| 网上百家乐赢钱公式| 威尼斯人娱乐城| 联众棋牌游戏大厅| 百家乐官网投注打三断| 百家乐官网发脾机| 百家乐平注法到65| 皇冠在线代理| 百家乐官网变牌桌| 缅甸百家乐博彩| 老虎机作弊器| 百家乐官网代理博彩正网| 做生意需要找风水先生吗| 新锦江百家乐娱乐网| 威尼斯人娱乐| 百家乐官网庄闲符号记| 百家乐平游戏| 家百家乐官网破解软件| 百家乐路单免费下载| 澳门网上| 免费百家乐官网计划软件| 碧桂园太阳城户型图| 大世界百家乐官网娱乐平台| 都坊百家乐的玩法技巧和规则| 博彩论坛| 澳门百家乐官网游戏玩法| bet365娱乐在线| 百家乐游戏论坛| 大发888下载 大发888游戏平台| 筹码百家乐官网500| 百家乐龙虎台布价格| 金赞娱乐成| 澳门百家乐要注意啥| 揭西县| 百家乐群东方鸿运|