現(xiàn)在但凡打開 SoC 原廠的 PCB Layout Guide，都會提及到高速信號的走線的拐角角度問題，都會說高速信號不要以直角走線，要以 45 度角走線，并且會說走圓弧會比 45 度拐角更好。

事實是不是這樣？PCB 走線角度該怎樣設(shè)置，是走 45 度好還是走圓弧好？90 度直角走線到底行不行？這是老 wu 經(jīng)常看見廣大 PCB Layout 拉線菌熱議的話題。

大家開始糾結(jié)于 pcb 走線的拐角角度，也就是近十幾二十年的事情。上世紀九十年代初，PC 界的霸主 Intel 主導定制了 PCI 總線技術(shù)。

（當時的老 wu 很感謝 Intel 發(fā)布了 PCI 接口，正是有了 PCI 總線接口的帶寬提升，包括后來的 AGP 總線接口，才誕生了像 3DFX VOODOO 巫毒這樣的顯卡，老 wu 在當時也第一次體驗到了古墓麗影 勞拉 的風采，還有暴爽的極品飛車 2、經(jīng)典的雷神之錘等等，回想起來，正是有了 3D 游戲等多媒體應(yīng)用的市場需求，才促進了 PC 的技術(shù)的發(fā)展，包括后來的互聯(lián)網(wǎng)及智能手機的普及。）

似乎從 PCI 接口開始，我們開始進入了一個“高速”系統(tǒng)設(shè)計的時代。

20 世紀 90 年代以后，正是有了一幫類似老 wu 這樣的玩家對 3D 性能的渴望，使得相應(yīng)的電子設(shè)計和芯片制造技術(shù)能夠按照摩爾定律往前發(fā)展，由于 IC 制程的工藝不斷提高，IC 的晶體管開關(guān)速度也越來越快，各種總線的時鐘頻率也越來越快，信號完整性問題也在不斷的引起大家的研究和重視。比如現(xiàn)在人們對 4K 高清家庭影音視頻的需求，HDMI2.0 傳輸標準速率已經(jīng)達到了 18Gbps ！！！

在我誕生之前，pcb 拉線菌應(yīng)該還是比較單純的同學，把線路拉通，擼順，整潔美觀即可，不用去關(guān)注各種信號完整性問題。

HP3456A 沒有淚滴，幾乎是故意走的直角（某些地方本來一個斜角走完，它偏要連續(xù)走幾個直角），絕大多數(shù)地方?jīng)]有鋪銅。

右上角，拐直角不止，線寬還變小了？

直角、搭橋、鋪銅，模擬就真的不能鋪銅嗎？

直角，45 度斜線，任意角度斜線，方焊盤，圓焊盤，唯獨不見淚滴。

高速信號線拐一下 90°真的會懷孕？獅屎是不是這樣的？老 wu 這里以自己膚淺的擼線姿勢，跟大家探討一下關(guān)于高頻 / 高速信號的走線拐角角度問題。我們從銳角到直角、鈍角、圓弧一直到任意角度走線，看看各種走線拐角角度的優(yōu)缺點。

PCB 能不能以銳角走線

PCB 能不能以銳角走線，答案是否定的，先不管以銳角走線會不會對高速信號傳輸線造成負面影響，單從 PCB DFM 方面，就應(yīng)該避免出現(xiàn)銳角走線的情形。因為在 PCB 導線相交形成銳角處，會造成一種叫酸角“acid traps”的問題，啥？酸豆角？好吧，老 wu 挺喜歡酸豆角拌面，但是這里的 pcb 上的酸角卻是個令人討厭的東西。在 pcb 制板過程中，在 pcb 線路蝕刻環(huán)節(jié)，在“acid traps”處會造成 pcb 線路腐蝕過度，帶來 pcb 線路虛斷的問題。雖然，我們可以借助 CAM 350 進行 DFF Audit 自動檢測出“acid traps”潛在問題，避免在 PCB 在制造產(chǎn)生時產(chǎn)生加工瓶頸，如果 PCB 板廠工藝人員檢測到有酸角(acid trap)存在，他們將簡單地貼一塊銅到這個縫隙中。

好吧，老 wu 覺得，很多板廠的工程人員他們其實并不懂 layout 的，他們只是從 PCB 工程加工的角度進行了修復酸角(acid trap)的問題，但這種修復會不會帶來進一步的信號完整性問題便不得而知了，所以我們在 layout 是就應(yīng)該從源頭去盡量避免產(chǎn)生酸角(acid trap)。

怎樣避免拉線時出現(xiàn)銳角，造成 acid trap DFM 問題？現(xiàn)代的 EDA 設(shè)計軟件(如 Cadence Allegro、Altium Designer 等)都帶有了完善的 Layout 走線選項，我們在 layout 走線是，靈活運用這些輔助選項，可以極大的避免我們在 layout 時產(chǎn)生產(chǎn)生“acid trap”現(xiàn)象。

焊盤的出線角度設(shè)置，避免導線與焊盤形成銳角角度的夾角。

利用 Cadence Allegro 的 Enhanced Pad Entry 功能能夠讓我們在 layout 時盡可能的避免導線與焊盤在出線時形成夾角，避免造成“acid traps”DFM 問題。

避免兩條導線交叉形成銳角夾角。

靈活應(yīng)用 Cadence Allegro 布線時切換 ” toggle “ 選項，可以避免導線拉出 T 型分支時形成銳角夾角，避免造成“acid traps”DFM 問題。

pcb layout 能不能以 90°走線

高頻高速信號傳輸線應(yīng)避免以 90°的拐角走線，是各種 PCB Design Guide 中極力要求的，因為高頻高速信號傳輸線需要保持特性阻抗一致，而采用 90°拐角走線，在傳輸線拐角處，會改變線寬，90°拐角處線寬約為正常線寬的 1.414 倍，由于線寬改變了，就會造成信號的反射，同時，拐角處的額外寄生電容也會對信號的傳輸造成時延影響。

當然，當信號沿著均勻互連線傳播時，不會產(chǎn)生反射和傳輸信號的失真，如果均勻互連線上有一個 90°拐角，則會在拐角處造成 pcb 傳輸線寬的變化，根據(jù)相關(guān)電磁理論計算得出，這肯定會帶來信號的反射影響。

理論上是這樣，老 wu 催牛逼時也會列舉各種理論，但理論終究是理論，實際情況 90°拐角對高速信號傳輸線造成的影響是否是舉足輕重的呢？

打個比方，比如王失聰同學（這里的王同學純屬老 wu 為了劇情需要虛構(gòu)出來的，肯定沒有哪位親生父親會為自己的兒子取這樣的名字吧，如有雷同，純屬榮幸，O(∩_∩)O~）帶著他們家的二哈和女****去打火鍋，看到路邊掉了一百塊錢，你說他撿還是不撿？

撿起這一百塊，理論上會使得王失聰?shù)膫€人財富又增長了一百塊，但是對于隨便找個女****啪啪啪刷卡買豪車如買白菜的王同學來說，可以完全無視，而對于老 wu 來說，這可是巨款吶，我一般都會沖過去假裝系鞋帶的…

所以，90°拐角對高速信號傳輸線會有負面影響，理論上是一定的，但是這種影響是不是致命的？90°拐角對于高速數(shù)字信號和高頻微波信號傳輸線的影響是不是一樣的？

根據(jù)這篇論文《right angle corners on printed circuit board traces,time and frequency domain analysis》和 Howard Johnson 的這篇文章《Who’s Afraid of the Big Bad Bend?》及 Eric Bogatin 的著作 《信號完整性與電源完整性分析(第二版) 》第八章的內(nèi)容，我們可以得出以下結(jié)論：

對于高速數(shù)字信號來說，90°拐角對高速信號傳輸線會造成一定的影響，對于我們現(xiàn)在高密高速 pcb 來說，一般走線寬度為 4-5mil，一個 90°拐角的電容量大約為 10fF，經(jīng)測算，此電容引起的時延累加大約為 0.25ps，所以，5mil 線寬的導線上的 90°拐角并不會對現(xiàn)在的高速數(shù)字信號（100-psec 上升沿時間）造成很大影響。

而對于高頻信號傳輸線來說，為了避免集膚效應(yīng)（Skin effect）造成的信號損壞，通常會采用寬一點的信號傳輸線，例如 50Ω阻抗，100mil 線寬，這 90°拐角處的線寬約為 141mil，寄生電容造成的信號延時大約為 25ps，此時，90°拐角將會造成非常嚴重的影響。

同時，微波傳輸線總是希望能盡量降低信號的損耗，90°拐角處的阻抗不連續(xù)和而外的寄生電容會引起高頻信號的相位和振幅誤差、輸入與輸出的失配,以及可能存在的寄生耦合,進而導致電路性能的惡化,影響 PCB 電路信號的傳輸特性。

關(guān)于 90°信號走線，老 wu 自己的觀點是，盡量避免以 90°走線，納尼？前面不是說 90°拐角對高速數(shù)字信號的影響可以忽略嗎？

當然，前面寫的那些是為了湊字數(shù)的，單個 90°拐角對高速數(shù)字傳輸線所帶來的信號質(zhì)量影響，相對于導線與參考平面高度的偏差，導線自身蝕刻過程中線寬線距均勻性的變化偏差，板材介電常數(shù)對頻率信號的變化，甚至過孔寄生參數(shù)所帶來的影響都要比 90°拐角所帶來的問題大得多。

但是如今的高速數(shù)字電路傳輸線總避免不了要繞等長的，十幾二十個拐角疊加起來，這 90°拐角所累計疊加起來的影響造成的信號上升延時將變得不可忽略。高速信號總是沿著阻抗最小的路徑傳輸，以 90°拐角繞等長，最終的實際信號傳輸路徑會比原來的要略短一些。

而且現(xiàn)在的高速數(shù)字信號傳輸速率正在變得越來越高，目前的 HDMI2.0 標準，傳輸帶寬速率已經(jīng)達到了 18Gbps，90°拐角走線將不再符合要求，而且現(xiàn)在都 21 世紀了，現(xiàn)在的 EDA 軟件即便是那些免費使用的，對 45°走線都已經(jīng)支持的很好了。

同時，以 90°拐角走線，以工程美學來說，也不太符合人們的審美觀。所以，對于現(xiàn)在的 layout 來說，不論你是不是走的高頻 / 高速信號線，我們都要盡量避免以 90°拐角進行走線，除非有特殊的要求。

對于大電流走線，有時我們會以鋪銅銅皮替換走線的方式布線，在鋪銅的拐角處，也需要以兩個 45°拐角替換 90°拐角，這樣不僅美觀，而且不會存在 EMI 隱患。

以 45°走線

除了射頻信號和其他有特殊要求的信號，我們 PCB 上的走線應(yīng)該優(yōu)選以 45°走線。要注意一點的是，45°角走線繞等長時，拐角處的走線長度要至少為 1.5 倍線寬，繞等長的線與線之間的間距要至少 4 倍線寬的距離。

由于高速信號線總是沿著阻抗最低的路徑傳輸，如果繞等長的線間距太近，由于線間的寄生電容，高速信號走了捷徑，就會出現(xiàn)等長不準的情況。現(xiàn)代的 EDA 軟件的繞線規(guī)則都可以很方便的設(shè)置相關(guān)的繞線規(guī)則。

以 arc 弧形走線

如果不是技術(shù)規(guī)范明確要求要以弧形走線，或者是 rf 微波傳輸線，老 wu 個人覺得，沒有必要去走弧形線，因為高速高密度 pcb 的 layout，大量的弧形線后期修線非常麻煩，而且大量的弧形走線也比較費空間。對于類似 USB3.1 或 HDMI2.0 這樣的高速差分信號，老 wu 認為還是可以走下圓弧線裝下逼的。

當然，對于 RF 微波信號傳輸線，還是優(yōu)先走圓弧線，甚至是要走“采用 45° 外斜切”線走線。

以任意角度走線

隨著 4G/5G 無線通訊技術(shù)的發(fā)展和電子產(chǎn)品的不斷升級換代，目前 PCB 數(shù)據(jù)接口傳輸速率已高達 10Gbps 或 25Gbps 以上，且信號傳輸速率還在不斷的朝著高速化方向發(fā)展。隨著信號傳輸?shù)母咚倩⒏哳l化發(fā)展，對 PCB 阻抗控制和信號完整性提出了更高的要求。

對于 PCB 板上傳輸?shù)臄?shù)字信號來說，電子工業(yè)界應(yīng)用的包括 FR4 在內(nèi)的許多電介質(zhì)材料，在低速低頻傳輸時一直被認為是均勻的。

但當系統(tǒng)總線上電子信號速率達到 Gbps 級別時，這種均勻性假設(shè)不再成立，此時交織在環(huán)氧樹脂基材中的玻璃纖維束之間的間隙引起的介質(zhì)層相對介電常數(shù)的局部變化將不可忽視，介電常數(shù)的局部擾動將使線路的時延和特征阻抗與空間相關(guān)，從而影響高速信號的傳輸。

基于 FR4 測試基板的測試數(shù)據(jù)表明，由于微帶線與玻纖束相對位置差異，導致測量所得的傳輸線有效介電常數(shù)波動較大，最大、最小值之差最大可以達到△εr=0.4。盡管這些空間擾動看上去較小，它會嚴重影響數(shù)據(jù)速度為 5-10Gbps 的差分傳輸線。

在一些高速設(shè)計項目中，為了應(yīng)對玻纖效應(yīng)對高速信號的影響，我們可以采用 zig-zag routing 布線技術(shù)以減緩玻纖效應(yīng)的影響。

Cadence Allegro PCB Editor 16.6-2015 及后續(xù)版本帶來了對 zig-zag 布線模式的支持。

在 Cadence Allegro PCB Editor 16.6-2015 菜單中選擇”Route -> Unsupported Prototype -> Fiber Weave Effect” 打開 zig-zag routing 功能。

歲月是把殺豬刀

正如二十年前我們 pcb layout 不用關(guān)注是否要走弧形線，不用擔心 pcb 板材玻璃纖維對高速信號的影響一樣。可能二十年后您再看這篇文字，會覺得老 wu 說的觀點相當?shù)?out…所以，不存在一成不變的 pcb layout 規(guī)則，隨著 pcb 制造工藝的提升和數(shù)據(jù)傳輸速率的提高，有可能現(xiàn)在正確的規(guī)則在將來將變得不再適用。所以最為一枚合格的拉線菌，一定要與時俱進，掌握產(chǎn)業(yè)技術(shù)方向的發(fā)展，才能不被大浪淘沙所淘汰。

審核編輯 黃昊宇