FPGA 是英文 Field Programmable Gate Array 的縮寫，即現場可編程門陣列，它是在 PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路 (ASIC) 領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。它是當今數字系統設計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進行配置和編程，從而完成某種特定的功能，且可以反復擦寫。在修改和升級時，不需額外地改變 PCB 電路板，只是在計算機上修改和更新程序，使硬件設計工作成為軟件開發工作，縮短了系統設計的周期，提高了實現的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞。

2.1 FPGA 結構和工作原理

2.1.1 夢想成就偉業

1984 年，在硅谷工作的 Bernie Vonderschmitt、Ross Freeman 和 Jim Barnett 共同構建了一個設想，他們夢想創立一家不同于一般的公司。他們希望創建一家在整個新領域內開發和推出先進技術的公司。并且，他們還希望以這種方式領導它 ：在這里工作的人們熱愛他們的工作、享受工作的樂趣，并對他們所從事的工作著迷。

2009 年 2 月 18 日，Ross Freeman 因他的這項發明——現場可編程門陣列 (FPGA) 而榮登 2009 美國發明家名人堂。

Freeman 先生的發明是一塊全部由“開放式門”組成的計算機芯片，其專利號為 4,870,302。采用這種芯片，工程師可以根據需要進行編程，添加新的功能，滿足不斷發展的標準或規范要求，并可在設計的最后階段進行修改。

2.1.2 FPGA結構

對 PROM、EPROM、E2PROM 熟悉的人都知道這些可編程器件的可編程原理是通過加高壓或紫外線導致三極管或 MOS 管內部的載流子密度發生變化，實現所謂的可編程，但是這些器件或只能實現單次可編程或編程狀態難以穩定。FPGA 則不同，它采用了邏輯單元陣列 LCA(Logic Cell Array) 這樣一個新概念，內部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸出輸入模塊IOB(Input Output Block)和內部連線(Interconnect)三個部分。

FPGA 的可編程實際上是改變了 CLB 和 IOB 的觸發器狀態，這樣，可以實現多次重復的編程由于 FPGA 需要被反復燒寫，它實現組合邏輯的基本結構不可能像 ASIC 那樣通過固定的與非門來完成，而只能采用一種易于反復配置的結構。查找表可以很好地滿足這一要求，目前主流 FPGA 都采用了基于 SRAM 工藝的查找表結構，也有一些軍品和宇航級 FPGA 采用 Flash 或者熔絲與反熔絲工藝的查找表結構。通過燒寫文件改變查找表內容的方法來實現對 FPGA 的重復配置。

根據數字電路的基本知識可以知道，對于一個 n 輸入的邏輯運算，不管是與或非運算還是異或運算等等，最多只可能存在 2n 種結果。所以如果事先將相應的結果存放于一個存貯單元，就相當于實現了與非門電路的功能。FPGA 的原理也是如此，它通過燒寫文件去配置查找表的內容，從而在相同的電路情況下實現了不同的邏輯功能。

查找表 (Look-Up-Table) 簡稱為 LUT，LUT 本質上就是一個 RAM。目前 FPGA 中多使用 4 輸入的 LUT，所以每一個 LUT 可以看成一個有 4 位地址線的 的 RAM。當用戶通過原理圖或 HDL 語言描述了一個邏輯電路以后，PLD/FPGA 開發軟件會自動計算邏輯電路的所有可能結果，并把真值表 ( 即結果 ) 事先寫入 RAM，這樣，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應的內容，然后輸出即可。

從表中可以看到，LUT 具有和邏輯電路相同的功能。實際上，LUT 具有更快的執行速度和更大的規模。由于基于 LUT 的 FPGA 具有很高的集成度，其器件密度從數萬門到數千萬門不等，可以完成極其復雜的時序與邏輯組合邏輯電路功能，所以適用于高速、高密度的高端數字邏輯電路設計領域。其組成部分主要有可編程輸入 / 輸出單元、基本可編程邏輯單元、內嵌 SRAM、豐富的布線資源、底層嵌入功能單元、內嵌專用單元等，主要設計和生產廠家有賽靈思、Altera、Lattice、Actel、Atmel 和 QuickLogic 等公司，其中最大的是美國賽靈思公司，占有可編程市場 50% 以上的市場份額，比其他所有競爭對手市場份額的總和還多。

FPGA 是由存放在片內 RAM 中的程序來設置其工作狀態的，因此，工作時需要對片內的 RAM 進行編程。用戶可以根據不同的配置模式，采用不同的編程方式。

加電時，FPGA 芯片將 EPROM 中數據讀入片內編程 RAM 中，配置完成后，FPGA 進入工作狀態。掉電后，FPGA 恢復成白片，內部邏輯關系消失，因此，FPGA 能夠反復使用。FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、PROM 編程器即可。這樣，同一片 FPGA，不同的編程數據，可以產生不同的電路功能。因此，FPGA 的使用非常靈活。

圖2-2 被廣泛應用的Xilinx Spartan－3系列FPGA

如前所述，FPGA 是由存放在片內的 RAM 來設置其工作狀態的，因此工作時需要對片內 RAM 進行編程。用戶可根據不同的配置模式，采用不同的編程方式。Xilinx FPGA 的常用配置模式有 5 類：主串模式、從串模式、Select MAP 模式、Desktop 配置和直接 SPI 配置。

目前，FPGA 市場占有率最高的兩大公司賽靈思公司和 Altera 生產的 FPGA 都是基于 SRAM 工藝的，需要在使用時外接一個片外存儲器以保存程序。上電時，FPGA 將外部存儲器中的數據讀入片內 RAM，完成配置后，進入工作狀態 ；掉電后 FPGA 恢復為白片，內部邏輯消失。這樣 FPGA 不僅能反復使用，還無需專門的 FPGA編程器，只需通用的 EPROM、PROM 編程器即可。Actel、QuickLogic 等公司還提供反熔絲技術的 FPGA，具有抗輻射、耐高低溫、低功耗和速度快等優點，在軍品和航空航天領域中應用較多，但這種 FPGA 不能重復擦寫，

開發初期比較麻煩，費用也比較昂貴。Lattice 是 ISP 技術的發明者，在小規模 PLD 應用上有一定的特色。早期的賽靈思公司產品一般不涉及軍品和宇航級市場，但目前已經有多款產品進入該類領域。

圖2-3 FPGA芯片內部結構

FPGA 芯片結構目前主流的 FPGA 仍是基于查找表技術的，已經遠遠超出了先前版本的基本性能，并且整合了常用功能 ( 如 RAM、時鐘管理和 DSP) 的硬核 (ASIC 型 ) 模塊。如圖 2-3 所示 ( 注：圖 2-3 只是一個示意圖，實際上每一個系列的 FPGA 都有其相應的內部結構 )，FPGA 芯片主要由 6 部分完成，分別為 ：可編程輸入輸出單元、基本可編程邏輯單元、完整的時鐘管理、嵌入塊式 RAM、豐富的布線資源、內嵌的底層功能單元和內嵌專用硬件模塊。

每個模塊的功能如下：

1． 可編程輸入輸出單元(IOB)

可編程輸入 / 輸出單元簡稱 I/O 單元，是芯片與外界電路的接口部分，完成不同電氣特性下對輸入 / 輸出信號的驅動與匹配要求，其示意結構如圖 2-4 所示。FPGA 內的 I/O 按組分類，每組都能夠獨立地支持不同的 I/O標準。通過軟件的靈活配置，可適配不同的電氣標準與 I/O 物理特性，可以調整驅動電流的大小，可以改變上、下拉電阻。目前，I/O 口的頻率也越來越高，一些高端的 FPGA 通過 DDR 寄存器技術可以支持高達 2Gbps 的數據速率。

圖2-4 IOB內部結構

外部輸入信號可以通過 IOB 模塊的存儲單元輸入到 FPGA 的內部，也可以直接輸入 FPGA 內部。當外部輸入信號經過 IOB 模塊的存儲單元輸入到 FPGA 內部時，其保持時間 (Hold Time) 的要求可以降低，通常默認為 0。為了便于管理和適應多種電器標準，FPGA 的 IOB 被劃分為若干個組 (bank)，每個 bank 的接口標準由其接口電壓 VCCO 決定，一個 bank 只能有一種 VCCO，但不同 bank 的 VCCO 可以不同。只有相同電氣標準的端口才能連接在一起，VCCO 電壓相同是接口標準的基本條件。

2．可配置邏輯塊(CLB)

CLB 是 FPGA 內的基本邏輯單元。CLB 的實際數量和特性會依器件的不同而不同，但是每個 CLB 都包含一個可配置開關矩陣，此矩陣由 4 或 6 個輸入、一些選型電路 ( 多路復用器等 ) 和觸發器組成。開關矩陣是高度靈活的，可以對其進行配置以便處理組合邏輯、移位寄存器或 RAM。在賽靈思公司公司的 FPGA 器件中，CLB 由多個 ( 一般為 4 個或 2 個 ) 相同的 Slice 和附加邏輯構成，如圖 2-5 所示。每個 CLB 模塊不僅可以用于實現組合邏輯、時序邏輯，還可以配置為分布式 RAM 和分布式 ROM。

圖2-5 典型的CLB結構示意圖

Slice 是賽靈思公司公司定義的基本邏輯單位，其內部結構如圖 2-6 所示，一個 Slice 由兩個 4 輸入的函數、進位邏輯、算術邏輯、存儲邏輯和函數復用器組成。

圖2-6 典型的4輸入Slice結構示意圖

算術邏輯包括一個異或門 (XORG) 和一個專用與門 (MULTAND)，一個異或門可以使一個 Slice 實現 2bit 全加操作，專用與門用于提高乘法器的效率 ；進位邏輯由專用進位信號和函數復用器 (MUXC) 組成，用于實現快速的算術加減法操作 ；4 輸入函數發生器用于實現 4 輸入 LUT、分布式 RAM 或 16 比特移位寄存器 (Virtex-5 系列芯片的 Slice 中的兩個輸入函數為 6 輸入，可以實現 6 輸入 LUT 或 64 比特移位寄存器 ) ；進位邏輯包括兩條快速進位鏈，用于提高 CLB 模塊的處理速度。

3．數字時鐘管理模塊(DCM)

業內大多數 FPGA 均提供數字時鐘管理 ( 賽靈思公司的全部 FPGA 均具有這種特性 )。賽靈思公司推出最先進的 FPGA 提供數字時鐘管理和相位環路鎖定。相位環路鎖定能夠提供精確的時鐘綜合，且能夠降低抖動，并實現過濾功能。

4．嵌入式塊RAM(BRAM)

大多數 FPGA 都具有內嵌的塊 RAM，這大大拓展了 FPGA 的應用范圍和靈活性。塊 RAM 可被配置為單端口 RAM、雙端口 RAM、內容地址存儲器 (CAM) 以及 FIFO 等常用存儲結構。RAM、FIFO 是比較普及的概念，在此就不冗述。CAM 存儲器在其內部的每個存儲單元中都有一個比較邏輯，寫入 CAM 中的數據會和內部的每一個數據進行比較，并返回與端口數據相同的所有數據的地址，因而在路由的地址交換器中有廣泛的應用。除了塊 RAM，還可以將 FPGA 中的 LUT 靈活地配置成 RAM、ROM 和 FIFO 等結構。在實際應用中，芯片內部塊RAM 的數量也是選擇芯片的一個重要因素。

圖2-7 內嵌的塊RAM

單片塊 RAM 的容量為 18k 比特，即位寬為 18 比特、深度為 1024，可以根據需要改變其位寬和深度，但要滿足兩個原則：首先，修改后的容量 ( 位寬 深度 ) 不能大于 18k 比特；其次，位寬最大不能超過 36 比特。當然，可以將多片塊RAM級聯起來形成更大的RAM，此時只受限于芯片內塊RAM的數量，而不再受上面兩條原則約束。

5． 豐富的布線資源

布線資源連通 FPGA 內部的所有單元，而連線的長度和工藝決定著信號在連線上的驅動能力和傳輸速度。FPGA 芯片內部有著豐富的布線資源，根據工藝、長度、寬度和分布位置的不同而劃分為４類不同的類別。第一類是全局布線資源，用于芯片內部全局時鐘和全局復位 / 置位的布線 ；第二類是長線資源，用以完成芯片Bank 間的高速信號和第二全局時鐘信號的布線 ；第三類是短線資源，用于完成基本邏輯單元之間的邏輯互連和布線 ；第四類是分布式的布線資源，用于專有時鐘、復位等控制信號線。

圖2-8 FPGA內部互連布線

在實際中設計者不需要直接選擇布線資源，布局布線器可自動地根據輸入邏輯網表的拓撲結構和約束條件選擇布線資源來連通各個模塊單元。從本質上講，布線資源的使用方法和設計的結果有密切、直接的關系。

6． 底層內嵌功能單元

內嵌功能模塊主要指 DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等軟處理核 (Soft Core)。現在越來越豐富的內嵌功能單元，使得單片 FPGA 成為了系統級的設計工具，使其具備了軟硬件聯合設計的能力，逐步向 SOC 平臺過渡。DLL 和 PLL 具有類似的功能，可以完成時鐘高精度、低抖動的倍頻和分頻，以及占空比調整和移相等功能。賽靈思公司生產的芯片上集成了 DCM 和 DLL，Altera 公司的芯片集成了 PLL，Lattice 公司的新型芯片上同時集成了 PLL 和 DLL。PLL 和 DLL 可以通過 IP 核生成的工具方便地進行管理和配置。DLL 的結構如圖 2-8 所示。

圖2-9 典型的DLL模塊示意圖

7. 內嵌專用硬核

內嵌專用硬核是相對底層嵌入的軟核而言的，指 FPGA 處理能力強大的硬核 (Hard Core)，等效于 ASIC 電路。為了提高 FPGA 性能，芯片生產商在芯片內部集成了一些專用的硬核。例如 ：為了提高 FPGA 的乘法速度，主流的 FPGA 中都集成了專用乘法器 ；為了適用通信總線與接口標準，很多高端的 FPGA 內部都集成了串并收發器 (SERDES)，可以達到數十 Gbps 的收發速度。賽靈思公司的高端產品不僅集成了 Power PC 系列 CPU，還內嵌了 DSP Core 模塊，其相應的系統級設計工具是 EDK 和 Platform Studio，并依此提出了片上系統 (System on Chip) 的概念。通過 PowerPC、Miroblaze、Picoblaze 等平臺，能夠開發標準的 DSP 處理器及其相關應用，達到 SOC 的開發目的。

此外，新推出賽靈思的FPGA系列如Virtex-5 LXT還內建了PCI Express和三態以太網MAC硬核(TEMAC)，與軟核實現方式相比，硬核可以把功耗降低 5~10 倍 , 節約將近 90% 的邏輯資源。Xilinx 三態以太網 MAC 核是一個可參數化的核，非常適合在網絡設備中使用 , 例如開關和路由器等。可定制的 TEMAC 核使系統設計者能夠實現寬范圍的集成式以太網設計，從低成本 10/100 以太網到性能更高的 1GB端口。TEMAC 核設計符合 IEEE 802.3 規范的要求，并且可以在 1000Mbps、100 Mbps 和 10 Mbps 模式下運行。

另外，它還支持半雙工和全雙工操作。TEMAC 核通過 Xilinx CORE Generator 工具提供，是 Xilinx 全套以太網解決方案的一部分。

2.1.3 軟核、硬核以及固核的概念

IP(Intelligent Property) 核是具有知識產權核的集成電路芯核總稱，是經過反復驗證過的、具有特定功能的宏模塊，與芯片制造工藝無關，可以移植到不同的半導體工藝中。到了 SOC 階段，IP 核設計已成為 ASIC 電路設計公司和 FPGA 提供商的重要任務，也是其實力體現。對于 FPGA 開發軟件，其提供的 IP 核越豐富，用戶的設計就越方便，其市場占用率就越高。目前，IP 核已經變成系統設計的基本單元，并作為獨立設計成果被交換、轉讓和銷售。

從IP核的提供方式上，通常將其分為軟核、固核和硬核這3類。從完成IP核所花費的成本來講，硬核代價最大；從使用靈活性來講，軟核的可復用使用性最高。

1． 軟核(Soft IP Core)

軟核在 EDA 設計領域指的是綜合之前的寄存器傳輸級 (RTL) 模型 ；具體在 FPGA 設計中指的是對電路的硬件語言描述，包括邏輯描述、網表和幫助文檔等。軟核只經過功能仿真，需要經過綜合以及布局布線才能使用。其優點是靈活性高、可移植性強，允許用戶自配置 ；缺點是對模塊的預測性較低，在后續設計中存在發生錯誤的可能性，有一定的設計風險。軟核是 IP 核應用最廣泛的形式。

2． 固核(Firm IP Core)

固核在 EDA 設計領域指的是帶有平面規劃信息的網表；具體在 FPGA 設計中可以看做帶有布局規劃的軟核，通常以 RTL 代碼和對應具體工藝網表的混合形式提供。將 RTL 描述結合具體標準單元庫進行綜合優化設計，形成門級網表，再通過布局布線工具即可使用。和軟核相比，固核的設計靈活性稍差，但在可靠性上有較大提高。目前，固核也是 IP 核的主流形式之一。

3． 硬核 (Hard IP Core)

硬核在 EDA 設計領域指經過驗證的設計版圖 ；具體在 FPGA 設計中指布局和工藝固定、經過前端和后端驗證的設計，設計人員不能對其修改。不能修改的原因有兩個 ：首先是系統設計對各個模塊的時序要求很嚴格，不允許打亂已有的物理版圖 ；其次是保護知識產權的要求，不允許設計人員對其有任何改動。IP 硬核的不許修改特點使其復用有一定的困難，因此只能用于某些特定應用，使用范圍較窄。

2.1.4 從可編程器件發展看FPGA未來趨勢

可編程邏輯器件的發展歷史可編程邏輯器件的發展可以劃分為 4 個階段，即從 20 世紀 70 年代初到 70 年代中為第 1 階段，20 世紀 70 年代中到 80 年代中為第 2 階段，20 世紀 80 年代到 90 年代末為第 3 階段，20 世紀 90 年代末到目前為第 4 階段。

第 1 階段的可編程器件只有簡單的可編程只讀存儲器 (PROM)、紫外線可擦除只讀存儲器 (EPROM) 和電可擦只讀存儲器 (EEPROM)3 種，由于結構的限制，它們只能完成簡單的數字邏輯功能。

第 2 階段出現了結構上稍微復雜的可編程陣列邏輯 (PAL) 和通用陣列邏輯 (GAL) 器件，正式被稱為 PLD，能夠完成各種邏輯運算功能。典型的 PLD 由“與”、“非”陣列組成，用“與或”表達式來實現任意組合邏輯，所以 PLD 能以乘積和形式完成大量的邏輯組合。

第 3 階段賽靈思和 Altera 分別推出了與標準門陣列類似的 FPGA 和類似于 PAL 結構的擴展性 CPLD，提高了邏輯運算的速度，具有體系結構和邏輯單元靈活、集成度高以及適用范圍寬等特點，兼容了 PLD 和通用門陣列的優點，能夠實現超大規模的電路，編程方式也很靈活，成為產品原型設計和中小規模 ( 一般小于 10000) 產品生產的首選。這一階段，CPLD、FPGA 器件在制造工藝和產品性能都獲得長足的發展，達到了 0.18 工藝和系數門數百萬門的規模。

第 4 階段出現了 SOPC 和 SOC 技術，是 PLD 和 ASIC 技術融合的結果，涵蓋了實時化數字信號處理技術、高速數據收發器、復雜計算以及嵌入式系統設計技術的全部內容。賽靈思和Altera也推出了相應SOCFPGA產品，制造工藝達到 65nm ，系統門數也超過百萬門。并且，這一階段的邏輯器件內嵌了硬核高速乘法器、Gbits 差分串行接口、時鐘頻率高達 500MHz 的 PowerPC 微處理器、軟核 MicroBlaze、Picoblaze、Nios 以及 NiosII，不僅實現了軟件需求和硬件設計的完美結合，還實現了高速與靈活性的完美結合，使其已超越了 ASIC 器件的性能和規模，也超越了傳統意義上 FPGA 的概念，使 PLD 的應用范圍從單片擴展到系統級。未來，賽靈思高層透露，該公司正在研制采用全新工藝的新型 FPGA，這種 FPGA 將集成更大的存儲單元和其他功能器件，FPGA正向超級系統芯片的方向發展！2 月 5 日，賽靈思發布了采用 40nm 和 45nm 的 Spartan － 6 和 Virtex － 6FPGA 系列，并開啟了目標設計平臺這一新的設計理念，相信 FPGA 的應用會得到更大的發展！

圖2-10 FPGA的演進路線

原文標題：FPGA基本知識與發展趨勢

文章出處：【微信公眾號：FPGA設計論壇】歡迎添加關注！文章轉載請注明出處。

責任編輯：haq