干貨來(lái)了,GTX核配置,搬磚全靠它~~
前言
作為一名初學(xué)者,也曾被GTX一堆信號(hào)搞得頭暈?zāi)X脹,在學(xué)習(xí)了各位大佬的文章后,結(jié)合自己的理解和實(shí)踐,整理這一系列快速上手的GTX使用教程。
為了快速上手,本文使用了“丐版”配置 = =||
一、GTX IP核配置界面
首先,在IP Catalog中輸入“gt”,進(jìn)入GTX的IP核配置界面。
①ibert :基礎(chǔ)知識(shí)部分曾介紹過(guò),是用于測(cè)試通道通信質(zhì)量的輔助IP。
②GT,是它是它就是它~ GTP/GTX/GTH 都是它~
1.1第一頁(yè)配置
①自定義名稱
②GT類型:A7只能選GTP;K7是GTX;V7既有GTX也有GTH
③共享邏輯選項(xiàng):一般選擇放在example design中,這樣設(shè)計(jì)更靈活。
1.2第二頁(yè)配置
①協(xié)議:支持sata,aurora,hdmi等等;“丐版”配置,我們默認(rèn)Start from scratch“白手起家”~
②發(fā)送端TX:Line Rate:根據(jù)需要選擇,但是必須在器件支持的范圍內(nèi);參考時(shí)鐘:根據(jù)硬件板子決定;
③接收端RX:同發(fā)送端,但是可以配置成不一樣,GTX是全雙工的,甚至可以關(guān)閉發(fā)送 □TX off 或者關(guān)閉接收□RX off;
④選擇CPLL還是QPLL,注意CPLL最高只支持6.xGbps,超過(guò)了就必須使用QPLL(軟件會(huì)默認(rèn)強(qiáng)制使用)
1.3第三頁(yè)配置
①TX端:
外部數(shù)據(jù)位寬:就是我們邏輯并行數(shù)據(jù)的位寬,對(duì)于核來(lái)講就是外部數(shù)據(jù),我們這里選32。
編碼方式:一般選擇8B/10B編碼
內(nèi)部數(shù)據(jù)位寬:核內(nèi)部的數(shù)據(jù)位寬,這個(gè)設(shè)置會(huì)影響TXUSRCLK和TXUSRCLK2的比率關(guān)系。我們這里選40。
②RX端: 一般與TX端保持一致,GTX是全雙工,支持不一樣的配置。
③系統(tǒng)時(shí)鐘(DRP時(shí)鐘):根據(jù)實(shí)際選擇
其他:“丐版”通通不配置,但是我們還是介紹一下選項(xiàng):
1.4第四頁(yè)配置
①: 一般選用K28.5,對(duì)應(yīng)過(guò)來(lái)就是0xBC。
②: 對(duì)齊方式,因?yàn)槲覀冞x擇的數(shù)據(jù)位寬是32bit,所有這里選擇4字節(jié)對(duì)齊。
其他的都不用選,畢竟“丐版”~
1.5第五頁(yè)配置
PCIe,我們用不上,不選擇,不使能。
1.6第六頁(yè)配置
通道綁定,我們也不使用。不選擇。
1.7第七頁(yè)總結(jié)
①:是我們剛剛配置選擇的信息:線速、參考時(shí)鐘、編碼方式,位寬等;
②:注意兩個(gè)時(shí)鐘TXUSRCLK 、 TXUSRCLK2,怎么來(lái)的呢?
TXUSRCLK = 78.125Mhz怎么計(jì)算來(lái)的呢?
TXUSRCLK 與 TXUSRCLK2有一定的比率關(guān)系,具體內(nèi)容請(qǐng)看系列文章(2)GTX時(shí)鐘篇
檢查沒(méi)有問(wèn)題,就點(diǎn)擊OK,生成GTX。
二、GTX 接口信號(hào)介紹
2.1 TX端口
TX端口屬性:
2.2 RX端口
RX端口屬性:
后記
是不是還是挺簡(jiǎn)單的,下一篇我們將用最簡(jiǎn)單的姿勢(shì)將GTX用起來(lái)~
審核編輯:湯梓紅
-
FPGA
+關(guān)注
關(guān)注
1630文章
21798瀏覽量
606052 -
測(cè)試
+關(guān)注
關(guān)注
8文章
5382瀏覽量
127074 -
Xilinx
+關(guān)注
關(guān)注
71文章
2171瀏覽量
122149
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
xilinx FPGA IOB約束使用以及注意事項(xiàng)
![<b class='flag-5'>xilinx</b> <b class='flag-5'>FPGA</b> IOB約束使用以及注意事項(xiàng)](https://file1.elecfans.com/web3/M00/06/2C/wKgZPGeIdxCAETnhAAAYft3PTWM462.png)
【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】Key-test
Verilog 測(cè)試平臺(tái)設(shè)計(jì)方法 Verilog FPGA開(kāi)發(fā)指南
基于Xilinx ZYNQ7000 FPGA嵌入式開(kāi)發(fā)實(shí)戰(zhàn)指南
采用Xilinx FPGA的AFE79xx SPI啟動(dòng)指南
![采用<b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>的AFE79xx SPI啟動(dòng)指南](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性
![<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b> PCIe Gen3的應(yīng)用接口及特性](https://file1.elecfans.com/web2/M00/0A/DF/wKgZomcpzTWANrn1AAPMC10XdL8157.png)
如何申請(qǐng)xilinx IP核的license
![如何申請(qǐng)<b class='flag-5'>xilinx</b> IP核的license](https://file1.elecfans.com/web2/M00/0A/36/wKgZomcbW8KAAwLHAAALYsx2gPs295.jpg)
FPGA | Xilinx ISE14.7 LVDS應(yīng)用
FPGA核心板 Xilinx Artix-7系列XC7A100T開(kāi)發(fā)平臺(tái),米爾FPGA工業(yè)開(kāi)發(fā)板
中國(guó)FPGA市場(chǎng)競(jìng)爭(zhēng)格局分析
![中國(guó)<b class='flag-5'>FPGA</b>市場(chǎng)競(jìng)爭(zhēng)格局分析](https://file1.elecfans.com/web2/M00/DC/46/wKgaomYrbcuAEZTdAAAT72ycnhI229.png)
Xilinx 7系列FPGA功能特性介紹
![<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>功能特性介紹](https://file1.elecfans.com/web2/M00/D4/80/wKgZomYl0O2AB2JlAAAi25OzPNg339.png)
適用于 Xilinx? MPSoC 和 FPGA的可配置多軌PMU TPS650864數(shù)據(jù)表
![適用于 <b class='flag-5'>Xilinx</b>? MPSoC 和 <b class='flag-5'>FPGA</b>的可配置多軌PMU TPS650864數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
Xilinx fpga芯片系列有哪些
適用于 Xilinx? MPSoC 和 FPGA 的可配置多軌PMU TPS650864數(shù)據(jù)表
![適用于 <b class='flag-5'>Xilinx</b>? MPSoC 和 <b class='flag-5'>FPGA</b> 的可配置多軌PMU TPS650864數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
AMD Xilinx 7系列FPGA的Multiboot多bit配置
![AMD <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的Multiboot多bit配置](https://file1.elecfans.com/web2/M00/C1/D3/wKgaomXarESANhQGAAAbqHkuJcw730.png)
評(píng)論