每一個(gè)外部中斷都有一個(gè)對(duì)應(yīng)的優(yōu)先級(jí)寄存器，Cortex-M0中NVIC-IPR共有8個(gè)寄存器，而每個(gè)寄存器管理4個(gè)IRQ中斷，所以M0的IRQ中斷源最多只支持32個(gè)，再加上16個(gè)內(nèi)核中斷，也就是說M0最多48個(gè)中斷源。

Cortex-M0采用Armv6-M架構(gòu)，優(yōu)先級(jí)寄存器配置位有8位，但是有效位只有最高2位，這個(gè)地方很多人使用了Cortex-M3后一直也認(rèn)為Cortex-M0也是最高3或4位有效位，在arm官方資料中有對(duì)比兩個(gè)版本的差別。因此Cortex-M0可編程優(yōu)先級(jí)有4個(gè)，加上3個(gè)固定的優(yōu)先級(jí)(復(fù)位、NMI、HardFault)，Cortex-M0總共有7個(gè)中斷優(yōu)先級(jí)。

Cortex-M0內(nèi)核的中斷優(yōu)先級(jí)寄存器是以最高位（MSB）對(duì)齊的，并且只支持字傳輸，每次訪問都會(huì)同時(shí)涉及4個(gè)中斷優(yōu)先級(jí)寄存器。見下圖：

因?yàn)锽it0 - Bit5沒有使用，所以如果沒有進(jìn)行寫操作讀出都為0。

由于不同的 Cortex-M 系列，其中斷優(yōu)先級(jí)是不一樣的，所以在 CMSIS 庫中的頭文件中可以查看優(yōu)先級(jí)的數(shù)量 \_\_NVIC\_PRIO\_BITS。

中斷優(yōu)先級(jí)寄存器的編程應(yīng)該在中斷使能之前，其通常是在程序開始時(shí)完成的。arm官方資料提示應(yīng)該避免在中斷使能之后改變中斷優(yōu)先級(jí)，因?yàn)檫@種情況的結(jié)果在ARMv6-M系統(tǒng)結(jié)構(gòu)是不可預(yù)知的，并且不被Cortex-M0處理器支持。Cortex-M3/M4處理器的情況又有所不同，他們都支持中斷優(yōu)先級(jí)的動(dòng)態(tài)切換。Cortex-M3處理器和Cortex-M0處理器的另外一個(gè)區(qū)別是，Cortex-M3訪問中斷優(yōu)先級(jí)寄存器時(shí)支持字節(jié)或半字傳輸，因此可以每次只設(shè)置一個(gè)寄存器。如果需要改變優(yōu)先級(jí)，程序中需要關(guān)閉中斷后再重新設(shè)置中斷優(yōu)先級(jí)寄存器。

在 Cortex-M內(nèi)核中，一個(gè)中斷的優(yōu)先級(jí)數(shù)值越低，邏輯優(yōu)先級(jí)卻越高。比如，中斷優(yōu)先級(jí)為2的中斷可以搶占中斷優(yōu)先級(jí)為3的中斷，但反過來就不行。換句話說，中斷優(yōu)先級(jí)2比中斷優(yōu)先級(jí)3的優(yōu)先級(jí)更高。

Cortex-M0處理器對(duì)中斷嵌套的支持無需任何軟件干預(yù)，如果MCU已經(jīng)在運(yùn)行一個(gè)中斷，而有了新的更高優(yōu)先級(jí)的中斷請(qǐng)求，正在運(yùn)行的中斷將會(huì)被暫停，轉(zhuǎn)而執(zhí)行更高優(yōu)先級(jí)的中斷，高優(yōu)先級(jí)中斷執(zhí)行完成后又回到原來的低優(yōu)先級(jí)中斷。如果出現(xiàn)兩個(gè)同一優(yōu)先級(jí)的中斷，則是判斷誰開始發(fā)起中斷請(qǐng)求，MCU會(huì)先執(zhí)行同一優(yōu)先級(jí)中首先發(fā)起請(qǐng)求的中斷。

MM32F0130系列中斷向量表：

typedefenumIRQn{ NonMaskableInt_IRQn=-14,///

設(shè)置中斷優(yōu)先級(jí)的流程：先讀一個(gè)字，再修改對(duì)應(yīng)字節(jié)，最后整個(gè)字寫回。

1.1 C代碼

void__NVIC_SetPriority() { unsignedlongtemp;//定義一個(gè)臨時(shí)變量 temp=*(volatileunsignedlong)(0xE000E400);//讀取IRP0值 temp&=(0xFF00FFFF|(0xC0<

1.2 匯編代碼

在程序中可以一次設(shè)置多個(gè)中斷優(yōu)先級(jí)。

void__NVIC_SetPriority() { LDRR0,=0xE000E100;//設(shè)置使能中斷寄存器地址 MOVSR1,#0x4;//中斷#2 STRR1,[R0];//使能#2中斷 LDRR0,=0xE000E200;//設(shè)置掛起中斷寄存器地址 MOVSR1,#0x4;//中斷#2 STRR1,[R0];//掛起#2中斷 LDRR0,=0xE000E280;//設(shè)置清除中斷掛起寄存器地址 MOVSR1,#0x4;//中斷#2 STRR1,[R0];//清除#2的掛起狀態(tài) }

1.3 CMSIS標(biāo)準(zhǔn)設(shè)備驅(qū)動(dòng)函數(shù)

//設(shè)置中斷優(yōu)先級(jí) __STATIC_INLINEvoid__NVIC_SetPriority(IRQn_TypeIRQn,uint32_tpriority) { if((int32_t)(IRQn)>=0){ NVIC->IP[_IP_IDX(IRQn)]=((uint32_t)(NVIC->IP[_IP_IDX(IRQn)]&~(0xFFUL<SHP[_SHP_IDX(IRQn)]=((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)]&~(0xFFUL<

這里的參數(shù)IRQn為中斷ID號(hào)，可以為負(fù)，也可以為正。當(dāng)IRQn為負(fù)時(shí)，設(shè)置系統(tǒng)異常的優(yōu)先級(jí)，當(dāng)IRQn大于等于0時(shí)，設(shè)置外設(shè)中斷優(yōu)先級(jí)，芯片廠商會(huì)提供中斷向量表IRQn\_Type，應(yīng)用層只需要調(diào)用即可；priority是0、1、2、3，函數(shù)內(nèi)部會(huì)自動(dòng)移位到對(duì)應(yīng)的優(yōu)先級(jí)最高2位。

方法一： voidNVIC_SetPriority(TIM1_CC_IRQn,3);//設(shè)置#14中斷的優(yōu)先級(jí)為0xC0 方法二： voidNVIC_Config(void) {NVIC_InitTypeDefNVIC_InitStructure; NVIC_InitStructure.NVIC_IRQChannel=TIM1_CC_IRQn; NVIC_InitStructure.NVIC_IRQChannelPriority=3; NVIC_InitStructure.NVIC_IRQChannelCmd=ENABLE; NVIC_Init(&NVIC_InitStructure); }

設(shè)置好中斷優(yōu)先級(jí)后，用戶還可以讀取當(dāng)前已經(jīng)設(shè)置的中斷優(yōu)先級(jí)。