高速信號不遵循阻力最小的路徑；它們遵循阻抗最小的路徑。本系列文章為您的下一個(gè)項(xiàng)目提供有關(guān) PCB 設(shè)計(jì)布局的想法。

昨天的電子產(chǎn)品相當(dāng)寬容。糟糕的原理圖設(shè)計(jì)和糟糕的 PCB 布局仍然會產(chǎn)生功能板。技能可以隨著時(shí)間的推移而增加，但運(yùn)氣最終會耗盡。

當(dāng)工程師第一次開始使用固態(tài)電子設(shè)備時(shí)，芯片工作在更高的電壓下，上升時(shí)間比今天制造的微芯片慢。但在推動 PCB 和微芯片更小的過程中，我們還降低了它們的工作電壓，從而降低了它們的噪聲容限。隨著我們繼續(xù)推動越來越低的 IC 工作電壓，工程師需要越來越注意他們的選擇，以確保他們的設(shè)計(jì)能夠正常工作，而無需進(jìn)行昂貴且耗時(shí)的重新設(shè)計(jì)。

那么需要注意哪些類型的噪聲，以及如何改進(jìn)設(shè)計(jì)以避免它們？

故意路由返回路徑！傳播延遲

電磁場沿導(dǎo)體運(yùn)行并環(huán)繞導(dǎo)體，并滲透其附近的物體。這些場中存在的能量將被轉(zhuǎn)移到你電路的某個(gè)地方——希望在你想要的位置。

電磁場的變化以快速但有限的速度傳播，并且場的變化需要一些時(shí)間才能到達(dá)電路的遠(yuǎn)端。

當(dāng)玩簡單的電路并查看頁面上的原理圖時(shí)，許多人會想象電路的變化會立即發(fā)生：按下開關(guān)，燈會立即發(fā)光。很容易產(chǎn)生一種錯(cuò)誤的直覺，即開關(guān)狀態(tài)的變化會立即改變光的狀態(tài)。

產(chǎn)生這種誤解是因?yàn)闋顟B(tài)的變化超出了人類感知的極限許多數(shù)量級。在處理更改傳播的時(shí)間（傳播延遲）與更改狀態(tài)所需的時(shí)間（上升時(shí)間/下降時(shí)間）相當(dāng)或超過的電路時(shí)，您必須澄清您的思考過程以適應(yīng)傳播延遲。

電磁場的變化將以光速的一小部分在整個(gè)電路中傳播。PCB 走線上的狀態(tài)變化（邏輯低到邏輯高）沿產(chǎn)生電流的長度建立電勢。該電流在導(dǎo)體周圍產(chǎn)生電磁場。但由于電磁場的變化需要時(shí)間來傳播，因此跡線的兩端可能處于兩種不同的狀態(tài)，其中一個(gè)過渡點(diǎn)沿長度移動。

電感和電容耦合立即為電流創(chuàng)建一個(gè)回路。

該圖顯示了 PCB 相對兩側(cè)的兩條導(dǎo)電跡線。當(dāng)電流開始在頂部跡線中流動時(shí)，會立即在底部跡線中建立返回電流。

如果您沒有在走線和過孔附近提供即時(shí)返回路徑，則附近的導(dǎo)體中會形成不需要的電流，尤其是在您有快速轉(zhuǎn)換 （《1ns） 的情況下。

最佳實(shí)踐規(guī)定如下：始終在同一層或相鄰層為單端信號、差分對和電源層提供接地返回路徑。

始終在同一層或相鄰層為單端信號、差分對和電源層提供接地返回路徑。

接地回路。圖片來自“高速信號傳播”的 Howard Johnson 博士，圖 5.33，第 353 頁。通過Signal Consulting， Inc.

高速信號和最小阻抗路徑

高速信號不遵循阻力最小的路徑；它們遵循阻抗最小的路徑。

當(dāng)新工程師設(shè)計(jì) PCB 時(shí)，他們傾向于完全忘記電路返回路徑中阻抗的電抗部分，并嚴(yán)格關(guān)注電阻。當(dāng)老工程師設(shè)計(jì) PCB 時(shí)，他們往往會做同樣的事情。誰又能責(zé)怪他們呢？很少有人能夠使用電磁模擬器，使他們能夠可視化電路在各種頻率下的行為。

在考慮返回路徑時(shí)，請記住阻抗的電抗部分隨著頻率的增加和上升/下降時(shí)間的減少變得越來越重要。

即使在適度的頻率下，電流的返回路徑也會嘗試直接在導(dǎo)體下方流動。如果您不提供該路徑，它將在您的電路的其他部分中找到一條不太理想的路徑——可能會在此過程中創(chuàng)建一個(gè)天線。

返回電流尋求阻抗最小的路徑。在低頻時(shí)，接地層中的大部分返回電流直接從負(fù)載流向源極。負(fù)載和源之間的這條直線代表電阻最小的路徑，在低頻下，也代表阻抗最小的路徑。隨著頻率的增加，走線與走線正下方的銅之間的互感會形成一條低阻抗路徑，從而導(dǎo)致接地層中的返回電流跟隨信號層上的走線。

如何在 PCB 設(shè)計(jì)中使用返回路徑

在 PCB 上，通過在其附近的返回路徑路由快速變化的信號。差分走線應(yīng)從封裝引腳引出并立即靠近。時(shí)鐘信號和其他快速上升時(shí)間/下降時(shí)間信號應(yīng)該被接地層包圍和/或在它們下方有一個(gè)完整的、不間斷的接地層，以最大限度地減少輻射 EMI噪聲。如果您的設(shè)計(jì)需要 FCC 測試，您甚至可能需要在兩個(gè)接地層之間路由快速變化的信號，并用過孔縫合圍繞它們。

以下兩張圖片展示了 PCB 布局示例，展示了降低接地噪聲的兩種方法：

在整個(gè)路徑中保持差分對在一起

在信號線的正下方或附近提供接地回路

差分對耦合在一起

將接地回路過孔放置在差分對過孔附近，以便在信號從層到層傳播時(shí)為信號提供接地回路。

在下面的示例中，左側(cè) PCB 布局從上方顯示了幾層 PCB 疊層（信號、電源、接地、信號），并演示了電源平面上的布線。在到達(dá)接地層之前穿過電源層的信號將與電源層共享電場，而電源層的噪聲會在信號線中產(chǎn)生噪聲。

右側(cè)的 PCB 部分展示了兩條信號跡線周圍的接地和縫合。如果互連周圍的銅沒有連接到下面的接地層，它們可能會成為輻射元件。

結(jié)論：利用接地返回通孔和接地返回路徑

仔細(xì)和深思熟慮地規(guī)劃接地返回路徑將防止不需要的電流在電路中不應(yīng)出現(xiàn)的部分形成。為您的所有信號（尤其是高速開關(guān)信號）提供精心設(shè)計(jì)的接地回路過孔和接地回路。