那曲檬骨新材料有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Synopsys系列工具包含

FPGA開源工作室 ? 來源:FPGA開源工作室 ? 作者:FPGA開源工作室 ? 2022-05-12 15:32 ? 次閱讀

1 Synopsys 系列工具包含

1)Library Compiler

2)Design Compiler和Design Vision

3)Physical Compiler

4)PrimeTime

5)DFT Compiler

6)Formality

2 Library Compiler

任何ASIC設計的核心都包含一組邏輯單元的工藝庫,庫可以包含每個單元的功能描述、時序、面積及其他相關信息。在轉換為可被Synopsys應用程序使用的格式前,Library Compiler(LC)會分析文本信息的完整性與正確性。

可以在命令行輸入lc_shell啟動,LC的功能在dc_shell中也可以使用。

$ lc_shell

                        Library Compiler (TM)
                      DesignWare Developer (TM)

             Version D-2010.03 for linux -- Feb 22, 2010
              Copyright (c) 1988-2009 by Synopsys, Inc.
                         ALL RIGHTS RESERVED

This software and the associated documentation are confidential and 
proprietary to Synopsys, Inc. Your use or disclosure of this software 
is subject to the terms and conditions of a written license agreement 
between you, or your company, and Synopsys, Inc.

The above trademark notice does not imply that you are licensed to use 
all of the listed products. You are licensed to use only those products 
for which you have lawfully obtained a valid license key.

Initializing...


Settings:
search_path:      . /Tools/dc/libraries/syn /Tools/dc/dw/syn_ver /Tools/dc/dw/sim_ver ../ref/db ./scripts ./rtl ./mapped ./unmapped
link_library:     * sc_max.db
target_library:   sc_max.db
symbol_library:   sc.sdb

 
I am ready ...

3 Design Compiler和Design Vision

Synopsys Design Compiler(DC)和Design Vision(DV)構成一套功能強大的邏輯綜合工具,根據設計規范和時序約束,提供最佳的門極綜合網表。除了高層次綜合能力,還包含一個靜態時序分析引擎,提供FPGA綜合和links-to-layout(LTL)解決方案。

可以在命令行輸入dc_shell進入DC,也可以輸入design_vision進入DV,DV是DC的圖形化版本,也可以使用命令dc -gui進入。

$design_vision

                        DC Professional (TM)
                           DC Expert (TM)
                            DC Ultra (TM)
                       FloorPlan Manager (TM)
                          HDL Compiler (TM)
                         VHDL Compiler (TM)
                        Library Compiler (TM)
                      DesignWare Developer (TM)
                          DFT Compiler (TM)
                            BSD Compiler
                         Power Compiler (TM)

             Version D-2010.03 for linux -- Feb 22, 2010
              Copyright (c) 1988-2009 by Synopsys, Inc.
                         ALL RIGHTS RESERVED

This software and the associated documentation are confidential and 
proprietary to Synopsys, Inc. Your use or disclosure of this software 
is subject to the terms and conditions of a written license agreement 
between you, or your company, and Synopsys, Inc.

The above trademark notice does not imply that you are licensed to use 
all of the listed products. You are licensed to use only those products 
for which you have lawfully obtained a valid license key.

Initializing...


Settings:
search_path:      . /Tools/dc/libraries/syn /Tools/dc/dw/syn_ver /Tools/dc/dw/sim_ver ../ref/db ./scripts ./rtl ./mapped ./unmapped
link_library:     * sc_max.db
target_library:   sc_max.db
symbol_library:   sc.sdb

 
I am ready ...

0ac4f116-d1b4-11ec-bce3-dac502259ad0.png

4 Physical Compiler

Physical Compiler(PhyC)是DC的一個超集。除了包含DC全部的綜合和優化功能,還提供了根據設計的時序和/或面積約束同時優化放置單元的能力。

5 PrimeTime

PrimeTime(PT)是Synopsys的簽約級、全芯片、門級靜態時序分析工具。它是一個獨立運行的工具,可以通過命令行輸入pt_shell進入。
PrimeTime(PT)是Synopsys的sign-off quality的靜態時序分析工具。PrimeTime可以集成于邏輯綜合和物理綜合的流程,讓設計者分析并解決復雜的時序問題,并提高時序收斂的速度。

6 DFT Compiler

DFT Compiler(DFTC)是包含在DC全套工具中的測試插入工具,用于向設計中插入DFT特征,如掃描插入和邊界掃描,可以直接在dc_shell中調用所有指令。

6.1. 關鍵性功能

DFT Compiler及DFTMAX 工具提供以下功能:
· 一步到位的測試綜合,即一次性完成所有掃描單元的連接。
· 綜合流程中RTL級和門級代碼的DFT設計規則檢查
· 快速的掃描綜合
· DFTMAX 掃描壓縮
· 分層次的掃描綜合(標準掃描和壓縮掃描)
· 測試點插入(Test point insertion)
· 自動修復DFT違例(AutoFix)
· 基于位置的掃描排序
· 基于時序的掃描排序

6.2. 關鍵性優勢

DFT Compiler可使你快速精確地計算可測性并在設計周期早期解決任何測試問題。RTL測試設計規則檢查可幫你寫出在one-pass測試綜合環境中易于綜合的RTL代碼。DC環境中測試的整合可保證可預測的時序收斂并實現掃描設計的物理優化。
下面簡單列一下DFT Compiler的優勢:
· 在綜合流程中提供透明的DFT實現
· 在設計周期早期計算RTL代碼的可測性
· 在設計周期后端刪除不可測性
· 實現的可測的時序、功率、及測試同時發生的信號完整性收斂

7 Formality

Formality是Synopsys的形式驗證工具,是一種邏輯等價檢測工具,以檢查設計的RTL和門級網表描述是否代表相同的設計。是否DC將部分邏輯消除了。

0ad3e13a-d1b4-11ec-bce3-dac502259ad0.png

審核編輯 :李倩


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Synopsys
    +關注

    關注

    2

    文章

    158

    瀏覽量

    90252
  • 應用程序
    +關注

    關注

    38

    文章

    3292

    瀏覽量

    57918

原文標題:7 Formality

文章出處:【微信號:leezym0317,微信公眾號:FPGA開源工作室】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    使用MPLAB Harmony v3軟件框架在PIC32CM LS60 Curiosity Pro評估工具包上實現安全引導

    電子發燒友網站提供《使用MPLAB Harmony v3軟件框架在PIC32CM LS60 Curiosity Pro評估工具包上實現安全引導.pdf》資料免費下載
    發表于 01-22 16:13 ?0次下載
    使用MPLAB Harmony v3軟件框架在PIC32CM LS60 Curiosity Pro評估<b class='flag-5'>工具包</b>上實現安全引導

    Labview聲音和振動工具包示例文件Sound Level

    Labview 聲音和振動工具包示例文件,聲壓測試,有模擬和DAQ兩個文件。
    發表于 01-05 09:15 ?0次下載

    TSP工具包軟件的應用說明

    在一個需要快速開發測試的行業中,有效的自動化和便捷代碼的開發需求比以往任何時候都顯得更加突出。企業在努力提高產品質量的同時,更需要尋求更短的上市時間,合適的工具正是實現這一目標的關鍵
    的頭像 發表于 01-03 15:53 ?1503次閱讀
    TSP<b class='flag-5'>工具包</b>軟件的應用說明

    最新Simplicity SDK軟件開發工具包發布

    最新的SimplicitySDK軟件開發工具包已經發布!此次更新針對SiliconLabs(芯科科技)第二代無線開發平臺帶來了包括藍牙6.0的信道探測(Channel Sounding
    的頭像 發表于 12-24 09:47 ?275次閱讀

    寶藏級微服務架構工具合集

    寶藏級熱門微服務架構工具包含Spring Boot、Eclipse Vert.X、Kubernetes、Tyk、RabbitMQ、Apache Kafka等。其中,Spring Boot簡化了微服
    的頭像 發表于 12-21 16:33 ?231次閱讀

    基于EasyGo Vs工具包和Nl veristand軟件進行的永磁同步電機實時仿真

    EasyGo Vs Addon是一款領先的FPGA仿真工具包軟件,它強大地連接了VeriStand軟件與Matlab/Simulink,為實時測試和驗證領域帶來了前所未有的便利和效率,特別適用于汽車
    的頭像 發表于 11-27 11:28 ?407次閱讀
    基于EasyGo Vs<b class='flag-5'>工具包</b>和Nl veristand軟件進行的永磁同步電機實時仿真

    devops使用最廣泛的集成工具盤點

    devops使用最廣泛的集成工具包括GitLab(全棧DevOps平臺)、Jenkins(CI/CD自動化服務器)、Docker(容器化技術)、Kubernetes(容器編排平臺)、Ansible
    的頭像 發表于 11-26 13:48 ?246次閱讀

    云計算開發工具包括什么

    云計算開發工具種類繁多,包括IDE、虛擬化軟件、容器化平臺、自動化部署工具和云平臺等。
    的頭像 發表于 11-22 10:11 ?246次閱讀

    CDCI6214EVM里面是否包含有I2C轉UART接口板對程序進行EPROM的燒錄?

    請問在TI官網購買CDCI6214EVM工具包,里面是否包含有I2C轉UART接口板對程序進行EPROM的燒錄??
    發表于 11-12 08:08

    FPGA仿真工具包軟件EasyGo Vs Addon介紹

    EasyGo Vs Addon是一款領先的FPGA仿真工具包軟件,它強大地連接了VeriStand軟件與Matlab/Simulink,為實時測試和驗證領域帶來了前所未有的便利和效率,特別適用于汽車、航空航天和能源電力等實時測試和驗證至關重要的行業。
    的頭像 發表于 10-24 15:55 ?515次閱讀
    FPGA仿真<b class='flag-5'>工具包</b>軟件EasyGo Vs Addon介紹

    采用德州儀器 (TI) 工具包進行模擬前端設計應用說明

    電子發燒友網站提供《采用德州儀器 (TI) 工具包進行模擬前端設計應用說明.pdf》資料免費下載
    發表于 09-09 11:21 ?0次下載
    采用德州儀器 (TI) <b class='flag-5'>工具包</b>進行模擬前端設計應用說明

    使用freeRTOS開發工具包時,在哪里可以找到freeRTOS的版本?

    作為主題,當我使用 freeRTOS 開發工具包時,在哪里可以找到 freeRTOS 的版本?
    發表于 07-09 07:17

    新加坡推出Project Moonshot -- 這是一款生成式人工智能測試工具包,用于應對LLM安全和安保挑戰

    新加坡2024年6月3日?/美通社/ -- 新加坡通訊及新聞部部長Josephine Teo 女士推出了AI Verify- Project Moonshot,這是一個易于使用的測試工具包,旨在
    的頭像 發表于 06-03 19:59 ?283次閱讀
    新加坡推出Project Moonshot -- 這是一款生成式人工智能測試<b class='flag-5'>工具包</b>,用于應對LLM安全和安保挑戰

    Synopsys推出一款低功耗靜態規則檢查工具—VCLP

    VCLP(VC Low Power)是Synopsys提供的一款低功耗靜態規則檢查工具,它能夠幫助驗證和清潔IEEE 1801 Unified Power Format (UPF)低功耗設計意圖,并確保UPF中的功耗意圖與實現一致。
    的頭像 發表于 04-15 11:25 ?2661次閱讀
    <b class='flag-5'>Synopsys</b>推出一款低功耗靜態規則檢查<b class='flag-5'>工具</b>—VCLP

    QE for Motor V1.3.0:汽車開發輔助工具解決方案工具包

    電子發燒友網站提供《QE for Motor V1.3.0:汽車開發輔助工具解決方案工具包.pdf》資料免費下載
    發表于 02-19 10:44 ?0次下載
    QE for Motor V1.3.0:汽車開發輔助<b class='flag-5'>工具</b>解決方案<b class='flag-5'>工具包</b>
    广州百家乐官网娱乐场开户注册| 喜力百家乐官网的玩法技巧和规则 | 昌吉市| 百家乐官网大路小路三珠路| 新澳门百家乐娱乐城| 威尼斯人娱乐城游戏平台| 正网开户| 百家乐官网平的概率| 网上百家乐有人赢过嘛| 大发888官方df888gfxzylc8| 网上玩百家乐官网有钱| 罗盘24山图是什么| 上海百家乐的玩法技巧和规则| 青岛棋牌英雄| 百家乐官网决战推筒子| 百家乐平台开户哪里优惠多| 大发888娱乐城 下载| 上海玩百家乐官网算不算违法| 百家乐玩法窍门| 大发888 58| 现金百家乐官网技巧| 百家乐官网下载| bet365滚球| 百家乐官网博娱乐场| 百家乐庄闲路| 东光县| 百家乐网站新全讯网| 利记现金| 百家乐官网家| 老k百家乐官网的玩法技巧和规则| 百家乐软件| 泽州县| 百家乐怎样做弊| 新锦江娱乐城| 百家乐官网线路图分析| 大发888 备用6222.co| 长方形百家乐官网筹码| 澳门百家乐送彩金| 百家乐官网游戏解密| 百家乐高手技巧| 本溪市|