4月5日，華為公開了3D堆疊芯片封裝專利技術，引發熱議。該項技術是基于舊節點，采用混合3D堆疊方式，相對現有的2.5D和3D封裝技術更具有通用性。這也是華為被美國制裁后，為保持自身競爭力，在封裝領域的又一技術突破。由此可見，先進封裝技術無疑將會成為全球巨頭廠商角逐的重要戰場。

一、芯片行業背景

隨著5G、高性能運算、人工智能（AI）和物聯網技術的迅速發展，數字化進程加快，芯片市場需求提高顯著。

另一方面，疫情爆發催生出了“宅經濟”效應，遠程辦公及學習人數劇增，數碼設備需求加大也推動著芯片需求上升。

根據半導體產業協會公布數據，2021年全球芯片銷售額達到5559美元。中國芯片總銷售額為1925億美元，同比增長27.1%；美洲同比增長27.4%，歐洲增長27.3%；亞太地區/其他國家增長了25.9%；日本則增長了19.8%。

二、先進封裝技術

隨著終端應用如手機、電腦、AI等更加智能化、精密化發展，其對高算力、高集成化芯片的需求提升，傳統封裝集成技術已不能滿足市場需求，隨之以FlipChip（倒裝）、2.5D/3D IC（立體封裝）、WLP（晶圓級封裝）、Sip（系統級封裝）為代表的先進封裝技術將成為未來發展趨勢。

傳統封裝技術效率較低，封裝體積大。先進封裝技術能實現更高密度的集成，減少面積浪費，縮小芯片間的連接距離，提高元器件的反應速度，極大降低成本。

被業界稱為“芯片高級樂高游戲”的先進封裝，不斷吸引大廠爭相投入。無論是臺積電、三星、英特爾，還是傳統的OSAT廠商日月光、安靠、長電科技等都加大先進封裝產業布局、在技術對決上形成強烈競爭。

臺積電：

TSMC（臺積電）目前已將其先進封裝相關技術2.5/3D， 整合為"3D Fabric"集成化技術，可以應用到不同類型的芯片（例如處理器、內存或傳感器）堆疊，能實現芯片尺寸更小、性能更強，降低成本。

三星：

三星現以I-Cube（2.5D）、X-Cube（3D）兩種封裝技術為主，其立足于自身存儲技術優勢，運用2.5/3D堆疊封裝技術協助客戶降低設計成本，這很大程度上確保其封裝產能規模穩定擴充。

英特爾：

英特爾擁有可實現邏輯計算芯片高密度的3D 堆疊封裝技術 Foveros；融合了2D 和 3D 封裝技術的Co-EMIB；未來會進一步開發“全新全方位互連（ODI）技術”，為多芯片封裝中的小芯片之間的全方位互連通信提供更高的靈活性。

三、市場規模及投資

根據半導體分析機構Yole數據顯示，2021年全球封裝市場規模約達777億美元，其中全球先進封裝市場規模約為 321億美元，約占比41.3%。Yole預測，先進封裝在全部封裝的占比將從2021年的41.3%增長到2025年的49.4%，已成為封裝技術迭代的主要動力。

投資方面，2021年，全球半導體廠商在先進封裝領域的投資約為119億美元。其中，英特爾投入35億美元，以支持Foveros3D封裝技術和EMIB(嵌入式多芯片互連橋接)技術的發展；臺積電投入30.5億美元，為3D片上系統組件定義新的系統級路線圖和技術；日月光投入20億美元，進一步推進Chip Last FOCoS先進封裝量產及技術升級；三星作為3D堆疊內存解決方案的領導者，在先進封裝領域的資本支出為15億美元。

四、先進封裝設備升級

芯片先進封裝市場潛力巨大，相應的先進封裝設備賽道也十分明朗。

但隨著先進封裝技術向更高密度集成發展，其對封裝設備在更小線寬處理、顆粒控制、工藝精度控制、機臺穩定性等方面提出了更高的要求。芯片封裝過程中使用高精度、高穩定性、高效率的貼片機等設備，可以極大地提高封裝效率和出品良率。因此，芯片貼裝設備升級是封測廠商在未來投資重點。

可編程高精力控，降低損耗

國奧直線旋轉電機帶有“軟著陸”功能，可實現±1g以內的穩定力度控制，支持速度、加速度及力度控制的程序化設定，使貼裝頭能夠以非常精準的壓力觸碰芯片表面，降低損耗；

采用中空Z軸設計，預留氣管接口，真空吸取、即插即用，并可根據元件結構及特性提供定制化服務。

高精度對位、貼片，保證良率

微米級位置反饋，獲取精準數據，±0.01N力控精度，±2μm直線重復定位精度，±0.01°旋轉重復定位精度，徑向偏擺小于10μm，編碼器分辨率標準1μm，可在高速運行狀態下仍穩定輸出，提升良率及可靠性。

“Z+R”軸集成設計，提升速度

創新性的雙軸集成化解決方案，將傳統“伺服馬達+滾珠絲桿”合二為一，解決了Z軸自重負載問題，高速、精準完成元件Pick & Place，貼裝等動作，推力曲線平滑，峰值推力8-50N，有效行程10-50mm ，超高循環壽命，實現高效生產。

體積小，重量輕，可電機組合排列

直線旋轉電機LRS2015重量僅605g，輕巧的機身重量大大減輕了設備高速運動中負載帶來的影響。電機厚度僅為20mm，在設備有限的內部空間中可以并排安裝多組電機，減少芯片貼裝往復運動過程，提升設備貼裝效率。