在當(dāng)今競(jìng)爭(zhēng)激烈的環(huán)境中，將富含嵌入式軟件的復(fù)雜電子設(shè)備更快地推向市場(chǎng)，同時(shí)使它們更便宜、更可靠是一個(gè)非常冒險(xiǎn)的提議。

不徹底測(cè)試硬件設(shè)計(jì)不可避免地會(huì)導(dǎo)致重新設(shè)計(jì)，增加設(shè)計(jì)成本并延長(zhǎng)網(wǎng)表到布局過程的交付時(shí)間，并最終延遲上市時(shí)間，從而對(duì)收入流產(chǎn)生破壞性影響。缺少市場(chǎng)窗口的更顯著結(jié)果隱藏在嵌入式軟件的后期測(cè)試中。

毫不奇怪，項(xiàng)目周期的驗(yàn)證部分占用了不成比例的大量進(jìn)度。這是因?yàn)楦櫤拖e(cuò)誤并非易事，尤其是當(dāng)片上系統(tǒng) （SoC） 的軟件內(nèi)容以每年大約2 0 0 %的速度增長(zhǎng)時(shí)。相比之下，設(shè)計(jì)中硬件部分的增長(zhǎng)僅為5 0 %左右。

硬件仿真作為系統(tǒng)驗(yàn)證的基礎(chǔ)

雖然虛擬原型和現(xiàn)場(chǎng)可編程門陣列 （FPGA） 原型在早期嵌入式軟件測(cè)試中受到關(guān)注，但它們無法幫助實(shí)現(xiàn)軟硬件的集成。前者缺乏跟蹤硬件錯(cuò)誤所需的硬件準(zhǔn)確性。后者提供了快速放大錯(cuò)誤所需的有限硬件調(diào)試功能。

因此，開發(fā)團(tuán)隊(duì)和項(xiàng)目經(jīng)理已將硬件仿真作為其驗(yàn)證策略的基礎(chǔ)。仿真是一種多功能驗(yàn)證工具，具有許多相關(guān)優(yōu)勢(shì)，包括硬件/軟件協(xié)同驗(yàn)證，或測(cè)試硬件和軟件集成的能力。軟件開發(fā)人員已經(jīng)注意到了，因?yàn)樗俏ㄒ荒軌虼_保嵌入式系統(tǒng)軟件與底層硬件正常工作的驗(yàn)證工具。同樣值得注意的是，對(duì)于致力于調(diào)試復(fù)雜 SoC 設(shè)計(jì)的硬件工程師來說，它可以將軟件錯(cuò)誤跟蹤到硬件或軟件行為中的硬件錯(cuò)誤。其他好處包括它的快速編譯能力，軟件驗(yàn)證的另一個(gè)優(yōu)點(diǎn)，全面的設(shè)計(jì)調(diào)試和可擴(kuò)展性，以適應(yīng)包含超過 10 億個(gè)專用集成電路 （ASIC） 門的設(shè)計(jì)。此外，它可以高速處理數(shù)十億個(gè)驗(yàn)證周期，以驗(yàn)證嵌入式軟件和執(zhí)行系統(tǒng)驗(yàn)證。

過去，硬件調(diào)試和測(cè)試是項(xiàng)目周期驗(yàn)證部分的唯一原因，這是由硬件描述語言 （HDL） 測(cè)試臺(tái)驅(qū)動(dòng)的邏輯仿真管理的。傳統(tǒng)的 big-box 仿真僅用于最大的設(shè)計(jì)。許多開發(fā)團(tuán)隊(duì)已采用形式驗(yàn)證來補(bǔ)充模擬，增加基本覆蓋范圍并確保不會(huì)遺漏一些極端情況。然而，只有硬件仿真才能在實(shí)際時(shí)間內(nèi)完成 SoC 設(shè)計(jì)的整個(gè)驗(yàn)證任務(wù)，并緩解與基于事件的仿真相關(guān)的運(yùn)行時(shí)問題。

一切都與軟件內(nèi)容有關(guān)

SoC 的軟件內(nèi)容使聯(lián)合驗(yàn)證成為驗(yàn)證策略中最重要的部分，因?yàn)樗_認(rèn)嵌入式 SoC 的硬件和軟件部分同時(shí)驗(yàn)證并在提交到芯片之前正確交互。

過去，如果設(shè)計(jì)流片到芯片上后出現(xiàn)硬件問題，軟件開發(fā)人員必須盡可能地解決如何圍繞它編寫代碼。通過在 SoC 完成之前驗(yàn)證軟件，設(shè)計(jì)團(tuán)隊(duì)有機(jī)會(huì)在硬件問題被安裝到芯片之前修復(fù)它們。如前所述，仿真檢查以確保嵌入式軟件根據(jù)規(guī)范在支持硬件上運(yùn)行。

過去，軟件調(diào)試是使用各種調(diào)試引擎完成的。每個(gè)內(nèi)核一個(gè)，他們利用了硬件功能，這些功能提供了對(duì)處理器內(nèi)部工作的可見性和控制。雖然提供了一些調(diào)試功能，但診斷問題的能力受到處理器提供的訪問類型的限制。此外，由于傳統(tǒng)的軟件調(diào)試通常發(fā)生在實(shí)際系統(tǒng)上，因此軟件開發(fā)人員正在以目標(biāo)系統(tǒng)速度在真實(shí)硬件上執(zhí)行真實(shí)代碼。這使他們能夠通過大量代碼快速找到錯(cuò)誤例程。

這些傳統(tǒng)技術(shù)在調(diào)試 SoC 時(shí)會(huì)失效。因?yàn)闆]有真正的硬件，代碼不能以真正的系統(tǒng)速度執(zhí)行。假設(shè)，可以在執(zhí)行代碼時(shí)模擬硬件，并且所有硬件可見性都將由模擬器提供。問題在于速度——這是一種調(diào)試代碼的緩慢方式。

例如，如果 SoC 設(shè)計(jì)為在 Linux 上運(yùn)行程序，則軟件開發(fā)人員必須以數(shù)十億個(gè)時(shí)鐘周期完成 Linux 啟動(dòng)，然后軟件才能開始執(zhí)行。粗略的估計(jì)是，使用大約1 0赫茲（Hz） 的典型模擬速度完成Linux引導(dǎo)需要超過2 8 年的時(shí)間。

不管是硬件調(diào)試還是軟件調(diào)試，傳統(tǒng)的硬件和軟件調(diào)試工具是互不相識(shí)的。對(duì)于大型且復(fù)雜的 SoC 設(shè)計(jì)，單獨(dú)進(jìn)行兩種類型的調(diào)試以嘗試定位問題是低效的。

讓兩者一起工作是理想的場(chǎng)景，而這正是仿真節(jié)省時(shí)間的地方。SoC 硬件在硬件中實(shí)現(xiàn)，通常是 FPGA 或其他一些可編程元件，使其速度更快。使用此設(shè)置，Linux 啟動(dòng)可以在1 5分鐘內(nèi)完成，具體取決于運(yùn)行的實(shí)際速度。硬件仿真提供與具有斷點(diǎn)和波形的硬件調(diào)試器類似的控制和可見性。

確認(rèn) SoC 設(shè)計(jì)將按預(yù)期工作

硬件仿真以其高性能與其他驗(yàn)證工具區(qū)分開來——這是由軟件需求驅(qū)動(dòng)的日益重要的需求。它能夠確認(rèn) SoC 設(shè)計(jì)將按計(jì)劃工作，并且適合處理復(fù)雜的設(shè)計(jì)，這些設(shè)計(jì)可大至 10 億個(gè) ASIC 等效門，并且每月消耗超過 1 萬億個(gè)驗(yàn)證周期。即便如此，在此階段使用硬件仿真進(jìn)行徹底和詳盡的功能驗(yàn)證仍然是可用的最具成本效益和最有效的調(diào)試方法。

交易級(jí)建模 （TLM） 的引入和交易者的可用性可以將硬件仿真轉(zhuǎn)變?yōu)橐幌盗写怪笔袌?chǎng)的虛擬平臺(tái)測(cè)試環(huán)境。交易者是驗(yàn)證知識(shí)產(chǎn)權(quán) （IP） 組合的一部分，是外圍功能或協(xié)議的高級(jí)抽象模型。交易者，通常作為現(xiàn)成的 IP 提供，可用于各種不同的協(xié)議。典型目錄包括 PCIe、USB、FireWire、以太網(wǎng)、數(shù)字視頻、RGB、HDMI、I2C、UART 和 JTAG 組件。

更好地驗(yàn)證更復(fù)雜的系統(tǒng)

以前，硬件設(shè)計(jì)獨(dú)立于要在這些芯片上執(zhí)行的軟件的創(chuàng)建。情況不再如此。由于 SoC 的處理器數(shù)量翻了一番，并且每一代產(chǎn)品包含的軟件內(nèi)容增加了一倍，因此對(duì)軟件的關(guān)注成為開發(fā)團(tuán)隊(duì)和項(xiàng)目經(jīng)理的首要任務(wù)。現(xiàn)在，在開發(fā)團(tuán)隊(duì)證明預(yù)期的軟件可以在硬件平臺(tái)上運(yùn)行之前，SoC 是不完整的。

SoC 是一個(gè)成熟的嵌入式系統(tǒng)，需要硬件仿真來驗(yàn)證它是否正常工作。借助硬件仿真，開發(fā)團(tuán)隊(duì)可以更有策略地規(guī)劃并實(shí)施基于多個(gè)抽象級(jí)別的調(diào)試方法。他們可以同時(shí)跟蹤硬件和嵌入式軟件之間的錯(cuò)誤，以確定問題所在。在此過程中，他們以經(jīng)濟(jì)高效的方式節(jié)省了時(shí)間，大大降低了錯(cuò)過市場(chǎng)窗口的風(fēng)險(xiǎn)。

審核編輯：郭婷