前面我們了解了晶振的結構，也了解了晶振的模型，這一節就來看看晶振是如何起振的。

皮爾斯晶體振蕩器

目前工作中用得最多的就是皮爾斯晶體振蕩器，也就是下面這個結構。

CL1，CL2為匹配電容，Rext通常為串聯的幾百歐姆電阻(有時也不加)。上面這個結構可能看著不是很熟悉，我們把它轉換一下，變成下面這個就熟悉些。

上圖中把RF忽略掉了，如果用過無源晶振的話，應該知道這個RF的阻值一般是很大的，兆歐姆級別，其作用主要是為了給反相放大器一個合適偏置。就像我們模電里面的三極管電路，其工作時都需要合適的直流偏置，這里我們先忽略掉。

結合上一章節說的晶振的等效電路

我估計有人看到這里就跑了，這一坨是什么東西，搞這么復雜?其實沒那么難，這里面所有的器件，除了反相放大器外，都是基本元器件，反而是更容易分析的。

不過在這之前呢?我們還是插播一個知識點，那就是起振條件。因為只有搞懂了起振條件，我們才能知其然并且知其所以然，先理論分析，然后用仿真去驗證，如此更爽。

起振條件

起振條件有兩個：相位和環路增益

上圖中將反相放大器的傳遞函數用A(s)表示，晶振及其匹配電路打包一起，其傳遞函數看作F(s)。

當環路增益大于1時，說明輸入信號在環路中逛一圈后又送到輸入端，信號幅度比原來更大

相位為2nπ，說輸入信號在電路中逛一圈后，相位與原本的輸入信號完全相同，因此輸入信號被完美的加強了。

兩者結合，就形成了這樣的情況：信號經過反復放大后，不斷增大，最終就是我們看到那樣。

當環路中的信號幅度增大到一定程度后，振蕩器中的有源器件(晶振電路中的反相器)存在的非線性會限制幅度的繼續增加，使得振蕩器的輸出達到穩定。通俗說就是振蕩的幅值肯定超不過電源電壓。

也就是說，只要滿足那兩個條件，再小的信號，經過環路的無限循環(輸入信號Vin逛一圈變成更大的Vin，然后再逛一圈變成更更大的Vin，然后再逛一圈。。。)，最終輸出幅度總會起來。

盡管我們沒有專門提供對應頻率的輸入信號Vin，但是電路中總會有噪聲，比如白噪聲就是全頻段的，雖然信號很小，但是因為電路的這個不斷加強的特性，所以最終一定有輸出信號。也就是說，起振是必然的。

總之，起振要滿足這兩個條件：

關于晶振起振，有一個準則叫巴克毫森穩定性準則，想深入去看的同學可以去查查。

起振電路分析

上期說完了起振條件，那我們繼續分析前面的電路，先看相位。

相位

相位需要滿足2nπ，顯然，n不可能等于0，等于零意外著完全沒有相移，電路中有反相放大器，已經相移了π，也就是180°。所以最可能的就是晶振那一坨電路也讓信號相移180度，整體湊夠360°，也就是2π。

Rext和匹配電容CL1構成一個低通濾波器，帶來的相移是小于90°的，這應該很容易知道，下圖是Rext=100Ω，CL1=10p的低通濾波器的幅頻曲線，可以看到，輸入與輸出的相位差是：0°~90°，輸出滯后輸入。

Rext和匹配電容CL1帶來的相移是小于90°，那么晶振與CL2帶來的相移必須大于90°，如此才能湊夠180°。

那么什么時候晶振與CL2帶來的相移是大于90°的呢?答案是必須晶振等效電路整體呈電感性才有可能。

晶振等效電路有三種元器件構成，電阻，電感，電容，其總的等效阻抗可能有三種情況：呈阻性，呈容性，呈感性。

如果從數學角度來看，晶振總阻抗公式化簡之后總能寫成一個復數的形式，包含實數和虛數的表達式：Z=R+jX。其中R是電阻分量，X為電抗分量。

當X=0：Z=R，整體呈阻性

當X>0：Z=R+jX，整體呈感性

當X<0：Z=R+jX，整體呈容性。

下面分別看下三種情況下，晶振與匹配電容CL2的相位情況。

阻抗公式算出來肯定是一大坨的，就不列了，我們直接看仿真，這樣更為直觀(電阻100只是象征性取值，可以取其它的，不影響結果，電容值也是)

可以看到，只有晶振在呈感性的時候，相移才能大于90°，其相移范圍是：0~180°。

綜上所述，晶振工作時呈感性。那么，晶振呈感性的頻率范圍是多少呢?

晶振呈感性頻率范圍

阻抗呈感性的頻率范圍，列出晶振的總阻抗公式就好了。

理論上說，總阻抗是個復數，我們可以把它化簡成實部和虛部，虛部大于0時，即表示晶振呈感性。不過這也太費勁，還是直接搞一個實際的晶振參數看看。

大多數晶振都是沒有給出Lm，Rm，Cm參數的，不過我查到愛普生的晶振有寫出來，比如下面這款25Mhz的晶振。

可以看到，Rm最大為80Ω，動態電容Cm=1.94fF，動態電感Lm=20.91mH，靜態電容C0=0.6pF。

我們直接用這些參數，采用LTspice仿真的方式畫出阻抗曲線吧。

仿真的原理很簡單，給一個1A的電流源，那么Vz的電壓就是阻抗乘以電流，電流為1A，那么Vz的值就是阻抗值，因此，圖中左邊的dB幅度值就是阻抗值。相位表示電壓超前電流的相角，因此，如果相位大于0，表示整體阻抗是感性，若小于0，表示整體阻抗是容性的。

從圖中可以看出，兩個尖之間的區域，相角大于0，就是呈感性的區域，晶體振蕩頻率25Mhz正好處于這一區域。

從圖上看，兩個冒尖的頻率分別是24.988623Mhz，25.028984Mhz，很容易猜到，兩個冒尖的頻點這么特殊，應該是串聯諧振點和并聯諧振點。

我們可以驗證下，分別計算下串聯諧振和并聯諧振。

計算值fs=24.988619Mhz，仿真圖讀值fs=24.988623Mhz

計算值fa=25.0289844Mhz，仿真圖讀值fa=25.028984Mhz

可以看到，可以說完全一致。

因此，晶體工作頻率范圍為：

當 然，以上只是說晶振實際工作的頻率處于這個之間，并不是說實際工作時頻率變化范圍有這么大，衡量穩定度是有個參數叫頻偏，注意不要誤解。

小結

本節就寫到這里了，暫時只說明了相位關系，其實還有些問題沒搞清楚。

比如這個：我們都知道實際應用中，改變匹配電容，可以微調晶振工作頻率，所以實際工作頻率跟匹配電容肯定有關系，應該是有關系式的。具體關系式我在一些資料中已經看到了，不過只知道個結果吧，還沒搞清楚咋來的，暫時就先放著吧。

以上就是本期內容了，如果有問題，歡迎留言指出。

原文標題：晶振是如何起振的

文章出處：【微信公眾號：硬件工程師煉成之路】歡迎添加關注!文章轉載請注明出處。