Systemverilog中的union
SystemVerilog union允許單個存儲空間以不同的數據類型存在，所以union雖然看起來和struct一樣包含了很多個成員，實際上物理上共享相同的存儲區域。
結構體占用的內存空間是其中所有成員的存儲空間之和，而聯合體所占用的存儲空間是等于其中所有成員中最大的存儲空間。
union {
int a;
byte b;
bit [15:0] c;
} data;
在上面的例子中，由于占用最大存儲空間的成員是int a，所以這個聯合體的存儲空間是32bit，示意圖如下
而對于結構體
struct {
int a;
byte b;
bit [15:0] c;
} data;
所占用的存儲空間是所有成員之和。示意圖如下
審核編輯：湯梓紅
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
Verilog
+關注
關注
28文章
1351瀏覽量
110395 -
System
+關注
關注
0文章
165瀏覽量
37076 -
結構體
+關注
關注
1文章
130瀏覽量
10872 -
union
+關注
關注
0文章
10瀏覽量
4303
原文標題：Systemverilog中的union
文章出處：【微信號：芯片驗證工程師，微信公眾號：芯片驗證工程師】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
SystemVerilog中的“const”類屬性
SystemVerilog中可以將類屬性聲明為常量，即“只讀”。目的就是希望，別人可以讀但是不能修改它的值。
發表于 11-29 10:25
?2185次閱讀
union 的概念及在嵌入式編程中的應用
union 在中文的叫法中又被稱為共用體，聯合或者聯合體，它定義的方式與 struct 是相同的，但是意義卻與 struct 完全不同，下面是 union ...
發表于 02-07 11:30
?0次下載
SystemVerilog中$cast的應用
SystemVerilog casting意味著將一種數據類型轉換為另一種數據類型。在將一個變量賦值給另一個變量時，SystemVerilog要求這兩個變量具有相同的數據類型。
SystemVerilog中的tagged Unions是什么
tagged union包含一個隱式成員，該成員存儲tag，也就是標記，它表示這個union最終存儲的到底是哪一個成員。
SystemVerilog中的Packed Union
packed union相比unpacked union最大的一個區別就是，在packed union中，所有成員的大小必須相同，這就保證了不管un
SystemVerilog中的Semaphores
SystemVerilog中Semaphore（旗語）是一個多個進程之間同步的機制之一，這里需要同步的原因是這多個進程共享某些資源。
Systemverilog中的Driving Strength講解
在systemverilog中，net用于對電路中連線進行建模，driving strength(驅動強度)可以讓net變量值的建模更加精確。
union和union all有什么區別
Union和Union All是SQL中的兩個關鍵字，它們用于將兩個或多個SELECT語句的結果集合并在一起。這兩個關鍵字雖然有相似的功能，但在實際使用中有一些重要的區別。下面將詳細介紹Uni
工商網監
評論