串行外設接口 （SPI） 是微控制器和外設 IC（如傳感器、ADC、DAC、移位寄存器、SRAM 等）之間使用最廣泛的接口之一。SPI是一個同步的、全雙工的主從接口。來自主站或從站的數據在時鐘上升沿或下降沿同步。主站和從站都可以同時傳輸數據。SPI 接口可以是 3 線或 4 線。

本文簡要介紹了4線SPI接口，然后介紹了支持SPI的開關和多路復用器，它們有助于減少系統板設計中的數字GPIO數量。

界面

圖1.

帶主站和從站的SPI配置。

4線SPI器件有四個信號：

時鐘 （SPI CLK， SCLK）

芯片選擇 （CS）

主出，從入（MOSI）

主進從出（味噌）

產生時鐘信號的設備稱為主設備。主站和從站之間傳輸的數據與主站生成的時鐘同步。與 I2C 接口相比，SPI 器件支持更高的時鐘頻率。用戶應查閱產品數據手冊，了解SPI接口的時鐘頻率規格。

SPI接口只能有一個主接口，并且可以有一個或多個從機。圖1顯示了主機和從設備之間的SPI連接。

來自主機的片選信號用于選擇從機。這通常是一個低電平有效信號，被拉高以斷開從機與SPI總線的連接。當使用多個從站時，需要來自主機的每個從站單獨的片選信號。在本文中，片選信號始終為低電平有效信號。

MOSI和MISO是數據線。MOSI將數據從主設備傳輸到從設備，MISO將數據從從設備傳輸到從設備。

數據傳輸

要開始SPI通信，主機必須發送時鐘信號并通過使能CS信號來選擇從機。通常片選是低電平有效信號;因此，主站必須在此信號上發送邏輯 0 以選擇從站。

SPI 是一個全雙工接口;主站和從站可以分別通過MOSI和MISO線路同時發送數據。在SPI通信期間，數據同時被發送（串行移出到MOSI/SDO總線上）和接收（總線（MISO/SDI）上的數據被采樣或讀入）。串行時鐘邊沿同步數據的移位和采樣。SPI接口使用戶能夠靈活地選擇時鐘的上升沿或下降沿來采樣和/或轉換數據（請參閱器件數據手冊以確定使用SPI接口傳輸的數據位數）。

時鐘極性和時鐘相位

在SPI中，主機可以選擇時鐘極性和時鐘相位。CPOL 位設置空閑狀態下時鐘信號的極性。空閑狀態定義為 CS 在傳輸開始時為高并過渡到低電平的時間段，以及當 CS 為低并在傳輸結束時過渡到高電平的時間段。CPHA位選擇時鐘相位。

根據CPHA位，上升或下降時鐘邊沿用于采樣和/或移位數據。主機必須根據從機的要求選擇時鐘極性和時鐘相位。根據CPOL和CPHA位選擇，有四種SPI模式可用。表1顯示了四種SPI模式。

表 1.

具有CPOL和CPHA的SPI模式

圖2至圖5顯示了四種SPI模式下的通信示例。在這些示例中，數據顯示在 MOSI 和 MISO 行上。傳輸的開始和結束用綠色虛線表示，采樣邊緣用橙色表示，移位邊緣用藍色表示。（請注意，這些數字僅供說明之用。為了成功進行SPI通信，用戶必須參考產品數據手冊，并確保滿足器件的時序規格）。

圖2.

SPI 模式 0，CPOL = 0，CPHA = 0：CLK 空閑狀態 = 低電平，數據在上升沿采樣，在下降沿移動。

圖3顯示了SPI模式1的時序圖。在此模式下，時鐘極性為0，表示時鐘信號的空閑狀態為低電平。此模式下的時鐘相位為1，表示數據在時鐘信號的下降沿（由橙色虛線表示）上采樣，數據在時鐘信號的上升沿（由藍色虛線表示）上偏移。

圖3.

SPI 模式 1，CPOL = 0，CPHA = 1：CLK 空閑狀態 = 低電平，數據在下降沿采樣并在上升沿移動。

圖4顯示了SPI模式2的時序圖。在此模式下，時鐘極性為1，表示時鐘信號的空閑狀態為高電平。此模式下的時鐘相位為1，表示數據在時鐘信號的下降沿（由橙色虛線表示）上采樣，數據在時鐘信號的上升沿（由藍色虛線表示）上偏移。

圖4.

SPI 模式 2，CPOL = 1，CPHA = 1：CLK 空閑狀態 = 高電平，數據在下降沿采樣并在上升沿移動。

圖5顯示了SPI模式3的時序圖。在此模式下，時鐘極性為1，表示時鐘信號的空閑狀態為高電平。此模式下的時鐘相位為0，表示數據在時鐘信號的上升沿（由橙色虛線表示）上采樣，數據在時鐘信號的下降沿（由藍色虛線表示）上偏移。

圖5.

SPI 模式 3，CPOL = 1，CPHA = 0：CLK 空閑狀態 = 高電平，數據在上升沿采樣，在下降沿移動。

多從配置

多個從站可以與單個SPI主機一起使用。從站可以以常規模式或菊花鏈模式連接。

圖6.

多從SPI配置。

常規 SPI 模式

在常規模式下，需要從主機為每個從站單獨選擇芯片。一旦片選信號被主器件使能（拉低），MOSI/MISO線路上的時鐘和數據就可供所選從機使用。如果使能多個片選信號，MISO線路上的數據就會損壞，因為主機無法識別哪個從機正在傳輸數據。

從圖6可以看出，隨著從站數量的增加，來自主機的片選線數量也會增加。這可以快速增加主站所需的輸入和輸出數量，并限制可以使用的從站數量。有不同的技術可用于增加常規模式下的從站數量;例如，使用多路復用器生成片選信號。

菊花鏈法

在菊花鏈模式下，從站的配置使得所有從站的片選信號連接在一起，數據從一個從站傳播到下一個從站。在這種配置中，所有從站同時接收相同的SPI時鐘。來自主站的數據直接連接到第一個從站，該從站向下一個從站提供數據，依此類推。

在這種方法中，當數據從一個從站傳播到下一個從站時，傳輸數據所需的時鐘周期數與菊花鏈中的從站位置成正比。例如，在圖7中，在8位系統中，數據在第三個從機上可用需要24個時鐘脈沖，而在常規SPI模式下只有8個時鐘脈沖。

圖7.

多從SPI菊花鏈配置。

圖8顯示了通過菊花鏈傳播的時鐘周期和數據。并非所有 SPI 器件都支持菊花鏈模式（請參閱產品數據表以確認菊花鏈是否可用）。

圖8.

菊花鏈配置：數據傳播。

支持 SPI 的交換機和多路復用器

支持SPI的最新一代開關可顯著節省空間，而不會影響精密開關性能。本文的這一部分討論一個案例研究，說明支持 SPI 的交換機或多路復用器如何顯著簡化系統級設計并減少所需的 GPIO 數量。

ADG1412是一款四通道、單刀單擲（SPST）開關，需要將四個GPIO連接到每個開關的控制輸入端。圖9顯示了微控制器和一個ADG1412之間的連接。

圖9.

微控制器 GPIO 作為開關的控制信號。

隨著電路板上開關數量的增加，所需的 GPIO 數量顯著增加。

例如， 在 設計 測試 儀器 系統 時， 會 使用 大量 開關 來 增加 系統 中 的 通道 數量。在4×4交叉點矩陣配置中，使用四個ADG1412。該系統將需要 16 個 GPIO，限制了標準微控制器中可用的 GPIO。

圖10顯示了使用微控制器的16個GPIO連接四個ADG1412的過程。

圖 10.

在多從配置中，所需的 GPIO 數量大大增加。

減少 GPIO 數量的一種方法是使用串行至并行轉換器，如圖 11 所示。該器件輸出可連接到開關控制輸入的并行信號，并且可通過串行接口SPI進行配置。這種方法的缺點是通過引入附加組件來增加物料清單。

圖 11.

使用串行至并行轉換器的多從開關。

另一種方法是使用 SPI 控制的開關。這種方法的優點是減少了所需的GPIO數量，還消除了額外的串行至并行轉換器的開銷。如圖12所示，只需7個微控制器GPIO即可向4個ADGS1412提供SPI信號，而不是16個微控制器GPIO。

圖 12.

支持 SPI 的開關可節省微控制器 GPIO。

交換機可以配置為菊花鏈配置，以進一步優化 GPIO 計數。在菊花鏈配置中，無論系統中使用的開關數量如何，主設備（微控制器）僅使用四個 GPIO。

圖 13 用于說明目的。ADGS1412數據手冊建議在SDO引腳上安裝上拉電阻（有關菊花鏈模式的更多詳細信息，請參閱ADGS1412數據手冊）。

圖 13.

支持以菊花鏈形式配置的交換機，以進一步優化 GPIO。

為簡單起見，此示例中使用了四個開關。隨著系統中開關數量的增加，電路板簡單和節省空間的好處是顯著的。支持ADI SPI的開關采用4×8交叉點配置，6層板上有8個四通道SPST開關，可減少20%的整體電路板空間。