一、引言

數據轉換器架構和性能的進步吸引了很多 科學界的關注 [1-5] .新的轉換器架構和 技術不時出現，以響應不同的應用要求。一些新架構與經過時間考驗的架構一起發展，例如 逐次逼近型ADC、流水線ADC、電阻串式DAC等。 雖然其他一些架構不會持續太久，但遵循一個過程 類似于達爾文的選擇。

一些創新純粹是由固有轉換器技術挑戰驅動的。 例如，通過需要減輕與器件相關的線性度限制 匹配，或者由于某些有限晶體管參數的影響。這 在這些情況下，目的是推動轉換的動態性能， 或提高能源效率。

在其他情況下，創新驅動因素對轉換器來說更為外在。 他們自己。例如，其中包括需要將ADC/DAC集成到 SoC/SiP，使其面積或功率符合某些約束條件。或根據需要 將數據轉換器與傳感器/射頻/混合信號功能高效連接 或者將它們與數字處理嵌入到復雜的信號鏈中。

在其他情況下，可能有更多的內在和 外在創新。這就是需要制造轉換器的情況 適用于更精細的光刻技術，這反過來又可能引入新設備和 互連挑戰。

這種不同的要求和基礎條件導致許多完全 不同類型的轉換器。它可以挑戰設計師客觀的能力 評估和比較不同的體系結構選項。開發起來也很難 用于指導解決方案選擇的一致分類法。

一種區分方法是評估給定的功率效率 轉換器執行其功能。后者通常由 幾個流行的功績因數（FOMs）[1，3-4]的含義。

FOM旨在快速比較類似的ADC/DAC，事實上， 捕獲功耗和信號帶寬之間的基本權衡 和光譜純度。但是，隨著時間的推移，FOM也被用來突出 性能趨勢，指出架構的優勢和缺點。也許 在某些情況下，FOM幾乎被提升到另一個設計的級別 規范，其刻意優化最終可能會得到回報 科學出版物。FOM的這種意外影響正在得到承認 由技術社區[7]。

但是FOM散點圖中的新點經常出現，這是設計師的結果 正在研究，這受應用程序和業務動態的影響。所以 新點的出現不應被混淆為轉換器技術在絕對意義上可能做什么的指示（某種程度的相關性 FOM趨勢中的技術潛力不應倉促地與因果關系混淆）。

考慮到這一點，本文介紹了兩類新興的轉換器架構 綜述了技術：時域轉換器和壓縮傳感 變換 器。它們都與FOM鏡頭不太一致，但值得關注 來自數據轉換器技術社區。這些創新的路徑 在這里，開放和踏步的架構由一系列不同的目標來證明， 了解哪些有助于指導后續步驟。

這里所涵蓋的內容并不以詳盡無遺為借口。出版物參考文獻 提供給讀者以深化許多主題。然而，這篇論文 試圖引起技術界對這種有趣的關注 案例，同時提供了一些關于它們的原始觀察。

本文的組織結構如下。第二部分討論數據轉換器如何 創新是應用需求與技術之間的共生關系 進步以及電源效率FOM的日益普及可以在哪里 引入不必要的眼罩。第三節討論時域轉換器 并為它們未來的演變提供了猜想。第四部分討論了壓縮抽樣，并簡要介紹了最新的建筑 突破。第五節得出了一些結論。

二、進展很少是直線

一個。專注于時可以忽略什么 FOM太多了？

在討論新興轉換器之前，值得指出的是FOM的重點是什么 隱晦的風險。

常用的ADC FOM是所謂的施賴爾FOM，以dB/J為單位 （盡管單位“焦耳”通常被去掉）并定義如下[1]：

其中，SNDR是信噪比和失真比，也以dB為單位并測量 對于高頻輸入（因此FOM符號中的下標hf），P是 對應的功耗，以瓦特表示，BW為輸入信號 帶寬以 Hz 為單位測量。通常假定帶寬等于樣本 速率 fs除以過采樣比率 OSR。此定義允許比較 奈奎斯特轉換器（BW=fs/2） 和過采樣轉換器一起 [1]。 基于 ISSCC 過去 20 年發布的 ADC 的散點圖 VLSI會議如圖1所示[6]。

圖 1.1997 年至 2017 年間 ISSCC 和 VLSI 出版物的 Schreier FOM 與信號帶寬的散點圖。

雖然這顯示了已發表內容的全面景觀 這兩次會議，很容易注意到大多數新數據點 （由正方形和菱形表示的）對應于最高 帶寬ADC與對角線虛線漸近線對齊，稱為 “技術前沿”。一年后，新數據點的分布也類似。 年，隨著較新的點將虛線漸近線推到更寬的頻帶和 更高的 FOM。公平地說，并非所有在這些會議上接受的論文都應該 建立一個更好的FOM，前提是有價值的創新是 在其他重要方面得到證明，如幾個新點所見 遠離虛線的喧囂。

然而，這張照片雖然從能源效率的角度來看很有見地， 應小心使用。相反的觀點可能是它不代表 該領域的真正決定性的創新儀表板，甚至可能是 易誤解的。讓我們考慮FOM觀點的一些反例。因為 雖然定量和客觀，但這種表示錯過了相關的架構 首先未提交公布的創新，或 在解決其他有價值的問題時，不一定在FOM和 因此，它有被忽視或進一步發展的風險。

例如，許多公司正在開發創新高 嵌入在更復雜系統中的 Speed 數據轉換器根本不會發布。 對于超寬帶光纖、有線的商業應用都是如此。 和無線基礎設施通信系統，以及國防和 空間應用（應注意，對于與國防相關的應用 事實上，是禁止出版的具體規范）。非CMOS技術，如 由于異構或光學技術有時也用于這些 這些應用允許處理在任何給定時間可以 比圖 1 的技術前沿高出一個數量級。

在某些情況下，電子設備被允許使用盡可能多的功率 需要實現雄心勃勃的績效目標。對于這些，FOM 或 物理尺寸與圖 1 所示相比并不理想。它應該 可以說，雖然這些是異常值，但如果將它們的點添加到 散點圖，它們可能會扭曲圖 1 中分布的規律性。

此外，如前所述，水平漸近線，稱為“架構” 前“沒有看到同比增加多少新點。這可能表明陳舊 低帶寬ADC的創新1.雖然實際上，有很多相關的 窄帶應用中的轉換器創新不一定旨在 優化 FOM。事實上，絕大多數商用轉換器 每年開發的實際上處理的帶寬比接近的帶寬低得多 “技術前沿”。引入了許多出色的此類ADC 每年，通常稱為“精密轉換器”（低帶寬，高動態范圍）， 以非常創新的方式解決非常重要的應用問題，但它們 故意很少在出版物中披露。這些轉換器依賴于 專有電路和算法技術，并利用特殊工藝 技術能力還可以實現非常高的線性度和噪聲性能。 所有這些形式的創新都受到商業秘密和專利的保護， 通常認為讓他們在 開放文學。可以預料的是，這些細節都不會被故意披露。 這里。盡管有興趣的讀者可以通過深入證實這種斷言 瀏覽相關案例，在美國和歐洲專利中公開獲得 辦公網站。

總之，如果使用得當，FOM是非常有用的工具。然而轉換 效率只是觀察轉換器進度的一個鏡頭。過分強調 著名會議的轉換效率將不可避免地激勵和 可能以犧牲其他重要利益為代價發展合群的研究路線 方向。其次，盡管同樣重要，但基于FOM的趨勢可能會錯失 一些重要的工業創新。

B.當應用程序需求觸發重大轉變時

應用領域的趨勢是主要驅動因素，信號規格的進展在應用空間內可能會發生巨大變化，因此 迫使技術錯位。

例如，蜂窩無線中通常需要高速轉換器 基礎設施系統 [10]。大約六年前，接收信號路徑 對于蜂窩基站 （BTS） 來處理信號 例如射頻帶寬帶寬為 75MHz 的多載波 GSM 信道或 射頻帶寬=100MHz的CDMA信道。上一代的要求是 大約40MHz，而大約三年后，下一代BTS的出現 需要帶寬為 BW=200MHz 的射頻帶寬。今天，就所謂的第五項達成共識 代 （5G） 系統適用于 BTS [12] 能夠處理 帶寬=1GHz~1.2GHz。

因此，如果使用ADC對零差接收方案中的基帶進行數字化處理，則其 從40MHz一代開始，采樣率需要大約翻倍 到 100MHz 一代，然后再次加倍以實現 200MHz 一代。 但后續ADC代將需要5至6的采樣速率 比其前身高出數倍，可處理1~1.2GHz頻段。所以雖然在 以前的案例 適當的工藝技術過渡幾乎 相同的ADC架構可以滿足要求，在最后一種情況下，大量的 架構變革是必不可少的。

繼續相同的應用空間，轉換器要求 與前面的示例相比，進度實際上可以變得更不線性。為 例如，如果考慮常用的外差接收方案，則ADC為 可用于將所需的通信信道與頻段帶寬數字化，但 以中頻 f 為中心如果，而不是在基帶/零中頻中。在 100MHz帶寬系統一代，通常選擇這樣的中頻頻率 介于 150MHz 和 350MHz 之間。在200MHz系統中，一些基站系統 設計已經移動了他們的 F如果頻率略高。所以，再次，一個示例 加倍率非常具有挑戰性，但不一定對采用的 轉換器架構。

但是，在一些較新的情況下，對輸入信號的要求為 ADC的頻率要高得多。即，射頻到中頻頻率 下變頻從ADC前面的模擬域移至 數字領域，緊隨數字化之后。換句話說，200MHz寬帶信號 ADC需要采樣，不是以幾百兆赫茲為中心;它 現在位于幾千兆赫。雖然采樣不足是一種可能的途徑， 需求是使用第一個奈奎斯特波段進行采集。至于5G蜂窩 通信，設計人員區分低于6GHz的系統，其中 射頻信道被放置在6GHz以下，而在毫米波系統中，其中 信道位于29GHz和32GHz左右之間[12]。因此，例如，如果 10-12GSPS ADC可用作接收路徑中的RF數字化儀[11] 低于 6GHz 的系統，使 F 翻倍S到20-24GSPS可以提供一些增量 在處理增益和模擬濾波要求方面具有優勢。還 需要一種完全不同的毫米波系統方法。

此外，5G通信系統所需的其他技術之一 是波束成形。建立空間定向接收/發送的能力 獲得某些移動設備與基站之間的通信鏈路 通過相控陣天線，每個天線可能具有其射頻/混合信號 信號鏈。當然，處理能力效率非常重要 （FOM），電子設備的尺寸和重量引入了非常嚴格的條件 到系統設計，也滲透到數據轉換器。轉爐 結構可以非常緊湊，可以很好地擴展納米 工藝技術，然后可以集成到大通道數中是 受到大量關注。這包括經典的SAR ADC架構。但 它還包括新興的轉換器類別，例如數字時間和 以下各節將討論數數到時間轉換器。

C. 當轉換器的突破成為推動因素時

創新周期不僅僅是在應用程序的方向上工作 挑戰推動工程解決方案。它也在相反的方向上工作， 當技術突破使應用程序不實用或 以前可以想象。

例如，雖然修剪在精度方面是相當普遍的做法 幾十年來，盡管進行了大量研究，但模擬電路已經 真正成為工業數據轉換器設計的主流，只有最后 十五年左右。允許大幅松動的自校準技術 UP 模擬設計在匹配、面積、噪聲和線性度、功耗之間進行權衡 消耗，速度[8，1]。正因為如此，在 2000 年代中期，出現了 轉換器架構創新顯著快速擴張 在多個方向上推動性能前沿向前發展，特別是在 CMOS工藝[1]。首先，8-10b ADC的采樣速率從幾百個 MSPS很好地進入GSPS范圍，這要歸功于大量電路的組合 尺寸減小（校準校正匹配限制，因此允許 尺寸減小，從而加快速度）和簡單的雙向（“乒乓球”） 交織。然后進一步改進磁芯自校準，以及更高階 時間交錯（8個子ADC或更高），由通道失配校準輔助， 還使奈奎斯特速率 12-14b ADC 能夠突破 GSPS 速度障礙 [1， 2， 11]。 在連續時間△ΣADC中采用了不同的自校準技術 控制環路濾波器、反饋延遲中的參數擴散，以及 線性化反饋DAC。因此允許此類架構數字化數百個 以低GHz范圍為中心的頻率的MHz信號頻段[10]。

因此，再次考慮上一節中的示例，蜂窩無線 通信系統受到就業能力的積極影響 射頻數字化和合成。這使得移動很多 從模擬/射頻域到的調制/解調功能 數字領域，對集成、靈活性/可編程性具有實質性的好處， 開發時間等

同樣，新的自校準功能可大幅減小尺寸和功耗 技術也使醫療領域的小型化/集成化成為可能 儀器儀表系統，其中數據轉換器也構成了瓶頸之一，因此能夠創建經濟實惠的便攜式健康監測系統 例如超聲波系統等，對我們的健康有明顯的好處。

最后，雖然模擬系統的發展理念傳統上是 一直為最佳性能而設計，留給修整和校準的作用 彌補制造缺陷，自校準的最新進展是 迅速改變這一策略。展望未來，更深層次的模擬-數字協同設計是 預期。例如，為了進一步克服功率/速度限制， 數據轉換器架構偏好可能會偏向那些雖然具有特征 通過高但可預測和可校正的非線性度，可以實現大幅更高的 速度或更低的功率或更小的面積，留給自校準和軟件 線性化的任務[1-3，37]。

III. 時間到數字 （TDC） 和數字到時間 （DTC） 轉換器

A. 探索時域數據轉換器的理由

MOS 器件縮放伴隨著電源電壓縮放。艱難的權衡 信號裕量、噪聲、線性度、帶寬、功耗和 器件匹配會限制電壓域的性能 模擬電路;包括數據轉換器 [8]。

九十年代初，為了應對電壓模式信號擺幅的裕量縮小問題，研究人員探索了電流模式電路[9]。但是雖然 當前范圍內的硬上限并不總是立即明確，電流和 電壓通過有限節點阻抗相互連接。不可避免地，原版 電壓模式處理的邊界條件導致同源挑戰 在電流模式系統中。此外，許多信號源，傳感器和 執行器是電壓模式器件，因此使電壓-電流和 電流-電壓傳感器是不可避免的新瓶頸2.

與此同時，雖然降低電源電壓的步伐已經放緩 向下，電壓裕量問題并沒有消失。模擬設計人員有 開始研究另一個可用于表示和 過程信息：時間間隔3.鎖相環（PLL）或延遲鎖相環（DLL）等時域電路是成熟的架構和開創性的 時域數據轉換器的工作可以追溯到幾十年前。 時間到數字（TDC）和數字到時間（DTC）轉換器實際上是 數字和半數字計時/時鐘系統的重要功能塊 [1]。

B. TDC/DTC基元電路

處理時間的兩個最重要的模擬電路原語是 CMOS逆變器和D型邊緣觸發觸發器（DFF）[1，13]。電壓/ 由TDC/DTC處理的電流域信號通常具有大約 矩形或，特別是在高頻下，扭曲的正弦形狀。雖然 真正重要的不是它們的形狀。重要的是當這些信號穿過 預先建立的閾值集，從而確定從 0 到 1 或從 1 到 0。這種過渡瞬間被隨意地稱為“零” 穿越“時間。

在TDC/DTC中，CMOS逆變器經常缺電，以便能夠 通過控制電流IC或控制電壓VC調節其柵極延遲，以及 它用于實現電壓控制延遲單元（VCDU），如示例所示 如圖2所示[13]。輸入由信號表示φ在，而輸出為 信號φ外.在本例中，控制變量為 VC，并且可以改變網門 延遲 ΔT。VCDU電壓-時間特性靜態點處的小信號增益Gφ決定了該基元處理時間的能力[13]。

圖 2.a） 壓控延遲單元（VCDU）;（b） 基于缺電流逆變器的可能電路實現;（c） 投入φ的時間圖在和輸出φ外;（d） VCDU的電壓-相位特性示例，其中中心線性區域可以用相應的線性化電壓-相位增益Gφ來識別。

VCDU 如圖 2 中的 VCDU 或替代 VCDU，尤其是那些在 差分形式，是環形振蕩器VCO和電壓控制的構建模塊 然后用于時間信號的連續處理的延遲塊。

另一個時域基元是D型邊緣觸發觸發器（DFF），如 如圖 3 所示。DFF可用作模擬基元來實現 一個比較器函數，因為給定兩個脈沖，比如φ在和φ裁判，饋送到其 D 輸入和時鐘輸入分別如圖 3 所示，將返回一個邏輯 1 在其 φ時的 Q 輸出在潛在客戶φ裁判(