Xilinx Vivado LOCK_PINS屬性介紹
LOCK_PINS 是 Xilinx Vivado 做物理約束的屬性之一。用來將LUT的邏輯輸入（I0,，I1，I2...）綁定到其物理輸入pin上（A6，A5，A4...）。
常用的場景是將 timing-critical 的 LUT 的輸入綁定到其延遲比較低的pin A6 和 A5上。
對于6輸入的LUT，其不同輸入pin之間的延遲查可以達到幾十到上百皮秒。
下面是使用LOCK_PINS的一個例子，將I0綁定到A5，I1綁定到A6。（I0為LUT輸入的最低位）
% set myLUT2 [get_cells u0/u1/i_365]
% set_property LOCK_PINS {I0:A5 I1:A6} $myLUT2
# Which you can verify by typing the following line in the Tcl Console:
% get_property LOCK_PINS $myLUT2
審核編輯：劉清
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
LUT
+關注
關注
0文章
49瀏覽量
12577 -
Lock
+關注
關注
0文章
10瀏覽量
7783 -
PinSwap
+關注
關注
0文章
2瀏覽量
2540
原文標題：Xilinx LOCK_PINS
文章出處：【微信號：FPGA開發之路，微信公眾號：FPGA開發之路】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
關于Xilinx的vivado
請問一下Xilinx公司發布的vivado具體的作用是什么，剛剛接觸到，以前一直用quartus ii，沒有使用過ise，后來今天聽說了vivado，不知道是做什么用的，希望大家都能參與討論中，謝謝。
發表于 04-15 16:51
基于 FPAG xilinx vivado 仿真模式介紹
`基于 FPAGxilinx vivado 仿真模式介紹本文介紹一下xilinx的開發軟件 vivado 的仿真模式，
發表于 01-24 11:06
執行picxo v2.6 pre_opt.tcl期間的嚴重警告
'LOCK_PINS'。該單元格位于SLICE_X354Y120。該單元格已具有“LOCK_PINS”屬性。請在取消新單元格之前取消單元格并重置屬性。[lin：636][
發表于 11-01 10:37
在X上找不到驅動程序
data_out_INST_0] set_property LOCK_PINS {I0：A3} [get_cells r4_i_1] set_property LOCK_PINS {I0： A3
發表于 11-12 14:22
下載Xilinx Vivado 2017.1時出錯
您好，我想下載Xilinx Vivado 2017.1但是，每次我收到以下錯誤：“由于您的帳戶導出合規性驗證失敗，我們無法滿足您的要求。”誰能幫我？提前致謝以上來自于谷歌翻譯以下為原文Hello
發表于 12-27 10:41
Xilinx工具vivado使用約束命令時出現警告的解決辦法？
Xilinx工具：vivado在該圖中，TX_CLK_i連接到pll_x1模塊的輸入時鐘。然后，pll_x1的輸出時鐘連接到ODDR。接下來，ODDR的輸出引腳將連接到I / O引腳
發表于 05-04 08:04
在vivado中是否有像Logic Lock這樣的功能
大家好，感謝您的關注。 （這是我在論壇上的第一個主題?）我已經了解到Quartus II具有Logic Lock功能，這對于組中的設計人員來說非常方便，并且還具有時序優化功能。我對vivado并不
發表于 05-20 14:32
如何使用Vivado設計套件配合Xilinx評估板的設計
了解如何使用Vivado設計套件的電路板感知功能快速配置和實施針對Xilinx評估板的設計。
xilinx Vivado工具使用技巧
在Vivado Design Suite中，Vivado綜合能夠合成多種類型的屬性。在大多數情況下，這些屬性具有相同的語法和相同的行為。
發表于 05-02 10:13
?4130次閱讀
Xilinx Vivado I/O延遲約束介紹
1 I/O延遲約束介紹 要在設計中精確建模外部時序，必須為輸入和輸出端口提供時序信息。Xilinx Vivado集成設計環境（IDE）僅在FPGA邊界內識別時序，因此必須使用以下命令指定超出這些邊界
物理約束實踐：網表約束LOCK_PINS
要用到，CLOCK_DEDICATED_ROUTE偶爾能夠應應急。而這里要介紹的LOCK_PINS，筆者至今沒有碰過，估計大家在實踐中恐怕也很難有機會或必要用上它。但誰知道呢？存在即是合理，相信
Xilinx FPGA Vivado開發流程介紹
系統性的掌握技術開發以及相關要求，對個人就業以及職業發展都有著潛在的幫助，希望對大家有所幫助。本次帶來Vivado系列，Vivado開發軟件開發設計流程。話不多說，上貨。
工商網監
評論