作者：Peter Delos、Sam Ringwood和Michael Jones

本文介紹了相控陣混合波束成形架構中接收機動態范圍指標的測量與分析的以下比較。商用 32 通道開發平臺用于通過測量驗證分析?；仡櫫俗雨嚵胁ㄊ尚蔚慕邮諜C分析，重點是處理模擬子陣列中信號組合點時信號增益和噪聲增益之間的差異。顯示了對開發平臺接收器性能的分析，并與測量結果進行了比較。討論了結果摘要，旨在提供一個測量與建模的參考點，可用于預測大型系統的性能。

介紹

相控陣波束成形架構大致可分為模擬波束成形系統、數字波束成形系統或兩者的某種組合，利用模擬子陣列進行數字處理以形成最終的天線波束方向圖。后一類基于數字組合的子陣列通常稱為混合波束成形，因為它使用模擬和數字波束成形的組合。

在業界對軟件定義天線的追求中，人們非常希望全數字相控陣能夠最大限度地提高天線模式可編程性。在實踐中，特別是隨著頻率的增加，封裝、功耗和數字處理方面的挑戰迫使數字通道數量減少。混合波束成形提供了實現工程師通常需要的數字信道密度緩解，因此在未來一段時間內可能會成為一種實用的選擇。

圖1展示了一個具有代表性的混合波束成形架構，顯示了該架構中的主要子系統。大多數混合波束成形系統都是這一概念的某種變體。從右到左的圖表可以直觀地描述架構：從空氣中的波前入射到天線元件，通過微波電路到數據轉換器，然后通過數字處理并進入最終的數字波束數據。該圖將混合波束成形架構說明為七個子系統的組合：

天線元件：將空氣中的微波能量轉換為同軸介質上的微波信號。

發送/接收 （T/R） 模塊：這些模塊包含接收低噪聲放大器 （LNA） 和發射高功率放大器 （HPA） 以及用于在發射和接收之間進行選擇的開關。

模擬波束成形：將選定數量的晶片組合成模擬子陣列。

微波上/下變頻：如果工作頻率大于數據轉換器的工作范圍，則使用頻率轉換從工作頻率轉換為適合數據轉換器的中頻（IF）。

數據轉換器：將微波頻率轉換為數字字。

數字上/下變頻：隨著高速數據轉換器的普及，數據轉換器速率通常大于處理帶寬所需的速率。通過使用嵌入在數據轉換器集成電路（IC）中的數字上/下變頻功能，將同相/正交相位（I/Q）數據流降低到與應用處理帶寬相稱的較低速率，可以節省系統功耗。

數字波束成形：最后，將I/Q數據流組合成加權和，形成最終的數字波束數據。

圖1.通用混合波束成形射頻框圖。

微波工程師在混合波束成形架構中面臨的挑戰之一是隨著系統架構的發展進行性能預測。級聯微波分析有據可查且易于理解。數字波束成形測量已被記錄在案，2,3,4但是，在外推到更大的系統設計時，記錄的測量與建模的混合波束成形微波指標有限，可用作參考。

本文 介紹 了 混合 波束 成形 系統 的 接收 機 動態 范圍 分析， 并 比較 了 32 單元 混合 波束 成形 測試 平臺 的 測量 結果 與 預測 結果。混合波束成形原型平臺最初是為了在代表性架構中驗證IC設計，并實現X波段（8 GHz至12 GHz）相控陣架構的快速原型設計。然而，隨著表征的開始，很明顯需要一種系統地預測性能指標的方法。我們的目的是記錄分析方法以及測量數據的比較，使工程師能夠構建具有特征參考的類似但更大的系統。

原型硬件

開發了32元混合波束成形原型平臺5如圖 2 所示。詳細的信號鏈如圖3所示。

圖2.X 波段（8 GHz 至 12 GHz）相控陣原型設計和開發系統。

圖3.原型硬件詳細框圖。

前端由 32 個發送/接收模塊和 8 個模擬波束成形 IC （BFIC） 組成。兩個 BFIC 輸出組合產生四個 8 元素子陣列。四個子陣列連接到 4 通道微波上/下變頻器。然后，4通道微波上/下變頻器連接到包含四個模數轉換器（ADC）和四個數模轉換器（DAC）的數字化儀IC。ADC的采樣速率為4 GSPS，而DAC的采樣速率為12 GSPS。

表征的微波頻率為8 GHz至12 GHz。本振（LO）設置為高端LO，固定IF中心為4.5 GHz。在此IF頻率下，ADC在第三個奈奎斯特區采樣。

商用FPGA板用于數據采集。已經開發了一個MATLAB計算機控制接口，可以在真實硬件中快速表征模擬波形。數據分析在MATLAB中進行后處理。

模擬子陣列級聯分析

所有傳統的級聯方程都適用于模擬子陣列的級聯分析，但信號組合點除外。如果信號在合路器點的幅度和相位匹配，并且噪聲不相關，則信號增益和噪聲增益將不同。因此，需要一種方法來以不同的方式跟蹤這些術語。

使用的方法

圖 4 說明了所使用的方法。圖4a顯示了信號增益和噪聲增益發散點。實合路器具有插入損耗項和理論組合項。這可以如圖4b所示進行解釋。最后，如果如圖4c所示跟蹤噪聲溫度，則可以在每個級的輸入和輸出端跟蹤噪聲功率。

圖4.模擬相干組合的級聯分析方法：分別跟蹤信號增益和噪聲增益。跟蹤器件噪聲溫度和折合到輸入端的器件噪聲功率提供了一種分別跟蹤這些增益項的方法。

為了計算任何級輸出端的噪聲功率，將折合到輸入端的分量噪聲線性添加到輸入噪聲中，然后轉換回dBm/Hz并添加到分量噪聲增益中。

要根據器件噪聲系數計算折合到輸入端的噪聲，請計算噪聲溫度并轉換為折合到輸入端的噪聲功率。

噪聲溫度（Te） 可根據器件噪聲系數計算為

其中 T 是以開爾文為單位的環境溫度。

根據噪聲溫度，可以計算出折合到輸入端的元件噪聲：

其中 k 是玻爾茲曼常數。

連貫梳理的直觀描述

信號與噪聲組合的直觀視圖有助于可視化該方法的目的。我們首先假設已經執行了校準，導致所有信號在幅度和相位上都匹配，并且噪聲不相關，但在組合器輸入端的所有通道上的幅度也相等。

如果僅啟用了元素的子集，我們還需要一種方法來跟蹤結果，這在校準或各種測試和調試配置中通常就是這種情況。

信號和噪聲輸出電平可計算為：

信號功率 = 輸入功率 + 信號增益 信號增益
= 20log（打開通道數） – 插入損耗 – 10log（合路器輸入端口數
）

噪聲功率 = 輸入噪聲功率 + 噪聲增益 噪聲增益
= 10log（打開通道數） – 插入損耗 – 10log（
合路器輸入端口數）

請注意此方法的結果。表1總結了幾個模擬合路器通道數的信號增益和噪聲增益，包括每個輸入都通電和校準的情況，或者只有一個輸入而其他端口端接的情況。

級聯電子表格

使用所述方法，創建了圖 5 中的級聯電子表格。包括跟蹤啟用的元素數量的規定。顯示了啟用單個元素的情況以及啟用所有八個元素的情況。

圖5.級聯計算。

數據轉換器捕獲數據后，測量結果來自數字數據的快速傅里葉變換（FFT），因此數據轉換器規格包含在結果中。跟蹤的最終指標是稱為接收器輸入的 ADC 指標。為了快速驗證測量結果，還計算了給定輸入功率的預期FFT幅度和互調積。

測量數據

測試設備

測試設置如圖2和圖3所示。用于提供接收器輸入、LO、ADC采樣時鐘和整體系統參考時鐘的特定實驗室設備如表2所示。利用系統內的數字化儀IC捕獲以下結果中顯示的樣本。

校準

對于所有測量，在數據分析之前都要進行校準。該系統由 32 個天線元件、8 個 BFIC 和一個包含 4 個 ADC 的數字化儀 IC 組成。四個數字化儀 IC ADC 信號鏈中的每一個都包括數字下變頻器形式的硬化數字信號處理 （DSP） 模塊，其內部是數控振蕩器 （NCO），能夠在子陣列級別的四個數字化通道中的每一個上應用相移。因此，八個天線元件構成本文定義的單個子陣列，并共享一個公共ADC和DSP信號鏈。系統中可用的相位和幅度調整通過 BIC 在模擬域中實現，并通過 NCO 和可編程有限脈沖響應 （PFIR） 模塊在數字域中實現。

最初，選擇通道 1 作為所有其他通道對齊的基線。在模擬域中，BFIC 可變增益放大器 （VGA） 用于對齊整個陣列的幅度，BFIC 移相器 （PS） 用于對齊子陣列內的相位。在數字域中，NCO相位偏移用于對齊每個子陣列的相位。

校準首先為每個子陣列一次啟用一個模擬通道（例如，通道1、通道3、通道17和通道19，如圖6右側所示），以便數字化儀IC上的四個ADC同時對總共四個信號進行數字化。這允許計算每個子陣列通道的相對相位偏移誤差，該誤差與每個子陣列之間的相位誤差直接相關。在計算出相對于參考通道1的所有三個通道的相位偏移誤差后，將應用計算出的NCO相位偏移，并按通道補償該相位誤差，使所有子陣列同相對齊。

圖6.校準利用了模擬相位控制和數字相位控制旋鈕。

在此之后，子陣列 2、3 和 4 中的原始三個通道被禁用，子陣列 2、3 和 4 中的三個獨立通道被啟用。相對于子陣列1上的基線通道1，同時捕獲所有四個通道，可以計算這三個新通道的相位誤差。一旦計算出這些相位誤差，就會使用BFIC移相器來補償該相位誤差。重復此過程，直到模擬域和數字域中的所有通道都相位對齊。為了對齊子陣列 1 中的每個通道，將子陣列 2 中的相位對齊通道 3 用作比較點，因為它在校準序列的第一步之前進行了相位對齊。結果是模擬相位調整補償子陣列內的相位誤差，而NCO相位偏移補償子陣列之間的相位誤差。

FFT

所有性能測量均基于連續波 （CW） 數據捕獲的 FFT 進行評估。信號發生器設置為相干頻率，FFT中不應用加權。 圖7顯示了單音測量的代表性FFT。

圖7.單音FFT，顯示RF輸入為~10 GHz、–50 dBm、LO = 14.5 GHz、5 dBm、4 GSPS、粗NCO= 550 MHz、DDC：16×、250 MSPS I/Q數據速率和FFT，4096個樣本。

從左到右的圖是：啟用單個元素，子陣列中的所有八個元素以及數字組合的四個子陣列。從這些FFT中，我們可以開始觀察到混合波束成形對接收器動態范圍的影響。

當子陣列中啟用 N 個元件時，信號功率增加 20logN。噪聲功率也增加，整體信噪比提高。

當子陣列以數字方式組合時，數據中會出現位增長?；陬~外位執行FFT會導致相對于滿量程的信號電平保持不變，但噪聲相對于滿量程降低。

許多元件上的雜散成分在子陣列級別上增加幅度，但在子陣列之間不相關，并在全陣列級別降低為噪聲。

圖8顯示了雙音測量的代表性FFT。這些圖從左到右依次為：啟用單個元素、子陣列中的所有八個元素以及數字組合的四個子數組。減小了FFT跨度，以實現互調產物的可視化。

圖8.具有RF輸入的雙音FFT：~10 GHz，–50 dBm LO = 14.5 GHz，5 dBm，具有4 GSPS，粗NCO= 550 MHz的ADC，DDC：16×，250 MSPS I/Q數據速率，以及具有4096個樣本的FFT，繪圖放大到±10 MHz。

互調產物隨著元件的啟用而增加。這是由于合路器后電路中的功率更高，因此互調產物更高。然而，由于模擬子陣列以數字方式組合，雙音信號和互調產物的幅度接近平均值。

在此測試配置中，觀察到主載波裙邊的相關相位噪聲。在這種配置中，所有通道都有一個公共LO、一個公共RF輸入和公共電源。在實踐中，對于大型陣列，應避免這種情況。有關陣列中跟蹤相關噪聲與不相關噪聲的進一步討論，請參閱文章“在16通道演示器中驗證的基于經驗的多通道相位噪聲模型”、“相控陣分布式直接采樣S波段接收器的測量摘要”和“具有分布式鎖相環的相控陣的系統級LO相位噪聲模型”。

性能測量

圖9提供了全面的接收器性能測量摘要。

圖9a是FFT在整個頻率范圍內的相對于滿量程的幅度。利用這些數據和輸入功率，可以如圖9b所示計算接收器滿量程電平。

圖9c是在FFT處理中計算的以dBFS/Hz為單位的噪聲頻譜密度（NSD）。去掉了載波周圍的幾個FFT箱，因此噪聲代表白噪聲，不受測試配置的相位噪聲的影響。

基于圖9a和圖9c，可以計算信噪比（SNR），如圖9d所示。觀察到兩種效果。首先，在子陣列級別，信噪比的增加略高于10logN。這是因為梳理后的噪聲功率較高，合路器后器件的噪聲系數影響較小。其次，隨著子陣列以數字方式組合，SNR增加10logN。

圖9e顯示了單個元件、子陣列和完整數字化陣列的無雜散動態范圍（SFDR）。隨著更多元素添加到數組中，我們看到持續改進，表明測試配置中的所有雜散都是不相關的。

圖9f顯示了輸入三階交調截點（IIP3）。這個結果直觀地來自雙音FFT。由于互調產物的增加，子陣列IIP3較低。陣列級 IIP3 接近子陣列級的平均值。

請注意，對于所有這些測量值，數據非常接近級聯分析中的建模值。除圖 9d 和 9e 之外的所有圖都包含建模值，因為這些圖是間接確定的，未在電子表格中明確定義。

圖9.接收器性能測量。

意見摘要

從假設所有信號在相位和幅度上對齊開始，測量結果與預測非常吻合。級聯分析需要在模擬合路器點分離信號增益和噪聲增益。基于噪聲輸入和器件輸入參考噪聲跟蹤噪聲功率是一種有效的方法。

在打開通道時的子陣列級別：

信噪比的提高略大于10logN。

信號增加 20logN。

噪聲增加略小于10logN。

模擬合路器后的噪聲功率較大。

模擬合路器之后組件的NF影響較小。

IIP3隨著信號組合而降低，因為
模擬合路器之后器件上的信號較大。

雜散通常在模擬子陣列中相關。這是因為
源位于模擬合路器之后，因此無論微波信道是否使能，都會測量
相同的雜散。

當子陣列以數字方式組合時：

信噪比增加 10logN

信號功率保持恒定

以 dBFS/Hz 為單位的噪聲功率降低

IIP3 接近平均值

觀察到的雜散在數字渠道中是不相關的。

相關相位噪聲項值得注意。在此測試配置中觀察到相關相位噪聲。這可以從圖8中的近噪聲中看出，其中頻率軸被放大到足以顯示效果。使用來自測試設備的通用微波輸入和LO輸入。這意味著微波信號和LO相位噪聲是相關的。共享功率也會導致相關貢獻，并且在此測試配置中共享電壓。在此測試配置中，我們沒有在接收機測試期間調試相關相位噪聲的主要來源。但是，注意到這一點，并且仍然是此硬件中未來調查的一個領域。

審核編輯：郭婷