那曲檬骨新材料有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

一種快速DFT DRC檢查的功能介紹

全棧芯片工程師 ? 來源:NanDigits ? 2023-03-06 09:15 ? 次閱讀

介紹

芯片做功能ECO時,DFT部分的邏輯常常被破壞,這是由于正常工作模式下修改設計的原因。在功能ECO時,DFT的控制信號被設為無效,ECO工具意識不到DFT邏輯被更改,并且形式驗證也驗證不出來。我們發現,當ECO過的網表送給DFT工具,DFT工具需要運行很長時間來識別網表是否存在問題。

NanDigits GOF提供了一種快速DFT DRC檢查的功能,來檢查DFT邏輯中的問題。DFT中最基本的DRC檢查就是確認掃描鏈是否完整,就是說,GOF可以捕獲和輸出測試進行中的測試pattern。另外,在測試模式下,DFT的時鐘和復位必須是要受控的,以便來使能合適的測試pattern。

下圖是DFT模式使能后的示意圖,TEST_MODE=1,TEST_CLOCK被送到每個DFF的時鐘端。

6032a9e2-bb5e-11ed-bfe3-dac502259ad0.png

示例

下面是GOF做DFT DRC檢查的腳本,先讀入lib庫和網表,再設置使能DFT模式,并創建時鐘、復位、si/so掃描鏈對,最后運行dft_drc()命令來執行DFT DRC的檢查。

# dft_drc.pl
set_log_file("dft_drc.log");#設計log
read_library("art.5nm.lib");#讀入lib庫
read_design('-imp', 'dft_top.v'); # 讀入帶有DFT的網表
set_top("DFT_TOP");               # 設置頂層


set_pin_constant("test_scan_shift",1);# 設scanshift為1
set_pin_constant("all_test_reg/Q",1);#設TDRall_test寄存器輸出Q為1
set_pin_constant("test_mode_reg/Q",1);#設TDRtest_mode寄存器輸出Q為1


create_clock("occ_add_1_inst/U0/Z",10);#創建時鐘,周期10ns,可能有多個
create_clock("occ_add_2_inst/U0/Z",10);
create_reset("power_on_reset",0);#創建reset


set_top("DESIGN_TOP");                   # pin_si/pin_so是DFT_TOP的內部pin
set_scan_pairs("pin_si[0]","pin_so[0]");#添加掃描鏈對
set_scan_pairs("pin_si[1]", "pin_so[1]");


set_top("DFT_TOP");#回到頂層
my$err=dft_drc;#運行DFT DRC檢查
if($err){
  gprint("DFT DRC found $err errors
");
}
運行DFT DRC檢查:
gof -run dft_drc.pl

結語

NanDigits GOF提供了快速DFT DRC的檢查和修復,來保證功能ECO不會影響到DFT掃描鏈,縮短功能ECO后的DFT修復和驗證的時間,幫助客戶更快的Tapeout。最新版GOF10.4支持此功能,歡迎試用評估。




審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • DFT
    DFT
    +關注

    關注

    2

    文章

    231

    瀏覽量

    22841
  • DRC
    DRC
    +關注

    關注

    2

    文章

    150

    瀏覽量

    36361
  • ECO
    ECO
    +關注

    關注

    0

    文章

    52

    瀏覽量

    14946

原文標題:用NanDigits GOF來做DFT DRC檢查

文章出處:【微信號:全棧芯片工程師,微信公眾號:全棧芯片工程師】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    典型的DRC案例介紹

    在進行DFT Logic的設計和插入之前,DFT工程師會先使用EDA工具對原Design執行DRC(Design Rule Checking),即設計規則檢查
    的頭像 發表于 09-15 14:32 ?1957次閱讀
    典型的<b class='flag-5'>DRC</b>案例<b class='flag-5'>介紹</b>

    一種同時計算DFT系數和MDCT系數的新算法

    【作者】:郭澤華;【來源】:《電聲技術》2010年02期【摘要】:DFT和MDCT是音頻編碼算法中應用較多的2時頻分析方法。給出了一種同時計算DFT系數和MDCT系數的算法,并對原理
    發表于 04-23 11:13

    HyperLynx DRC功能和優勢

    HyperLynx? DRC款強大、快速的免費電氣設計規則檢查工具,既可 讓驗證流程自動進行,又能節省手動檢查的時間。HyperLyn
    發表于 10-08 07:45

    電氣設計規則檢查工具HyperLynx DRC

    HyperLynx? DRC PE 是款強大、快速的電氣設計規則檢查工具,既可讓 驗證流程自動進行,又能使您以迭代方式執行設計檢查。Hyp
    發表于 10-08 08:18

    如何使用實時在線的DRC錯誤檢查與管理設置功能

    命令可以打開DRC的規則設置窗口。(10)在Options菜單中,Online DRC是開啟實時DRC檢查的總開關,設置成ON后開啟了實時DRC
    發表于 07-06 15:09

    一種基于改進DFT算法的相位差測量研究_陳孔陽

    一種基于改進DFT算法的相位差測量研究_陳孔陽
    發表于 03-19 11:46 ?1次下載

    Altium顯示DRC錯誤的檢查方法

    Altium有時候總是顯示DRC錯誤,不知道哪里出了問題,下面小編帶大家學習下常見的DRC檢查有哪些?
    的頭像 發表于 09-23 12:27 ?3.4w次閱讀

    PCB設計電氣規則檢查器解決DRC問題

    PADS? HyperLynx? DRC 提供功能強大的定制 PCB 設計電氣規則檢查器。不同于走線間距和線板邊緣邊界等傳統 PCB 檢查,PADS HyperLynx
    的頭像 發表于 05-21 06:08 ?6568次閱讀

    為什么DRC檢查總是會報錯

    前期為了滿足各項設計的要求,我們會設置很多約束規則,當個PCB單板設計完成之后,通常要進行DRC檢查。那么DRC檢查到底有哪些具體事項?
    的頭像 發表于 05-29 14:43 ?2.1w次閱讀
    為什么<b class='flag-5'>DRC</b><b class='flag-5'>檢查</b>總是會報錯

    基于Cadence軟件DRACULA工具的DRC檢查

    基于Cadence軟件DRACULA工具的DRC檢查(ups電源技術維修)-該文檔為基于Cadence軟件DRACULA工具的DRC檢查講解文檔,是
    發表于 09-27 15:25 ?34次下載
    基于Cadence軟件DRACULA工具的<b class='flag-5'>DRC</b><b class='flag-5'>檢查</b>

    PCB layout有DRC檢查,為什么還要用DFM?

    。 ? 可制造性設計 (DFM) 是一種設計驗證方法,與組要求相關聯,這些要求可被視為基于嚴格的通過或失敗標準的設計規則,檢查 (DRC) 方法中的缺失的區域。 ? 這是因為 DFM
    的頭像 發表于 11-03 13:28 ?962次閱讀

    【實用干貨】PCB layout有DRC檢查,為什么還要用DFM?

    最近硬件工程師同行提出疑問,在硬件設計過程中layout完成后有DRC檢查,已經對設計工藝規則做了檢查,那么DFM可制造性分析還有必要嗎?今天就為大家用篇文章 說明下
    的頭像 發表于 11-17 08:20 ?4521次閱讀

    NanDigits GOF提供一種快速DFT DRC檢查功能

    在芯片做功能ECO時,DFT部分的邏輯常常被破壞,這是由于正常工作模式下修改設計的原因。
    的頭像 發表于 02-22 11:37 ?805次閱讀

    什么是DFT友好的功能ECO呢?

    DFT是確保芯片在制造過程中具有可測試性的一種技術。DFT友好的ECO是指在進行ECO時, 不會破壞芯片的DFT功能或降低
    的頭像 發表于 03-06 14:47 ?2395次閱讀

    解析什么是DFT友好的功能ECO?

    DFT是確保芯片在制造過程中具有可測試性的一種技術。DFT友好的ECO是指在進行ECO時, 不會破壞芯片的DFT功能或降低
    的頭像 發表于 05-05 15:06 ?1944次閱讀
    解析什么是<b class='flag-5'>DFT</b>友好的<b class='flag-5'>功能</b>ECO?
    赌博投注| 赌场百家乐图片| 在线百家乐官网策略| 百家乐官网五湖四海娱乐场开户注册 | 大发888破解老虎机| 大发888 xp缺少 casino| 大发888游戏平台188| 金冠娱乐城开户| 乐九| 中宁县| 网上百家乐官网新利| 老河口市| 百家乐官网台布兄弟 | 澳门百家乐官网怎玩| 澳门百家乐官网规则视频| 闲和庄百家乐官网赌场娱乐网规则| 百家乐官网单注打| 八大胜百家乐官网娱乐城| 百家乐官网计划工具| 百家乐最佳下注方法| 百家乐园云鼎娱乐平台| 电子百家乐规则| 易发国际| 真人百家乐官网导航| 网络百家乐官网玩法| 24山64卦分金| 网上的百家乐是假的吗| 澳门顶级赌场国际| 靖江市| 真钱百家乐官网大转轮| 黄金城百家乐游戏| 爱赢百家乐的玩法技巧和规则| 大世界娱乐城真人娱乐| 百家乐官网怎样概率大| 黄金城百家乐官网苹果版| 百家乐官网视频交友| 黄金城百家乐官网苹果版| 明溪百家乐的玩法技巧和规则| 永利国际娱乐| 百家乐官网破解仪| 蓝盾百家乐代理打|