那曲檬骨新材料有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

verilog中的task用法

CHANBAEK ? 來源:Andy的ICer之路 ? 作者:AndyICer ? 2023-03-23 15:13 ? 次閱讀

任務就是一段封裝在“task-endtask”之間的程序。 任務是通過調用來執行的,而且只有在調用時才執行,如果定義了任務,但是在整個過程中都沒有調用它,那么這個任務是不會執行的。 調用某個任務時可能需要它處理某些數據并返回操作結果,所以任務應當有接收數據的輸入端和返回數據的輸出端。 另外,任務可以彼此調用,而且任務內還可以調用函數。

1.任務定義

任務定義的形式如下:

task task_id; 
[declaration] 
procedural_statement 
endtask

其中,關鍵詞 task 和 endtask 將它們之間的內容標志成一個任務定義, task 標志著一個任務定義結構的開始; task_id 是任務名; 可選項 declaration 是端口聲明語句和變量聲明語句,任務接收輸入值和返回輸出值就是通過此處聲明的端口進行的;

procedural_statement是一段用來完成這個任務操作的過程語句,如果過程語句多于一條,應將其放在語句塊內; endtask 為任務定義結構體結束標志。 下面給出一個任務定義的實例。

:定義一個任務。 
task task_demo;                //任務定義結構開頭,命名為 task_demo 
input  [7:0] x,y;           //輸入端口說明 
output [7:0] tmp;           //輸出端口說明 


if(x>y)                  //給出任務定義的描述語句 
tmp = x; 
else 
tmp = y;
endtask 
上述代碼

定義了一個名為“task_demo”的任務,求取兩個數的最大值。 在定義任務時,有下列六點需要注意:

(1)在第一行“task”語句中不能列出端口名稱;

(2)任務的輸入、輸出端口和雙向端口數量不受限制,甚至可以沒有輸入、輸出以及雙向端口。

(3)在任務定義的描述語句中,可以使用出現不可綜合操作符合語句(使用最為頻繁的就是延遲控制語句) ,但這樣會造成該任務不可綜合。

(4)在任務中可以調用其他的任務或函數,也可以調用自身。

(5)在任務定義結構內不能出現 initial和 always過程塊。

(6)在任務定義中可以出現“disable 中止語句” ,將中斷正在執行的任務,但其是不可綜合的。 當任務被中斷后,程序流程將返回到調用任務的地方繼續向下執行。

2.任務調用

雖然任務中不能出現 initial 語句和 always 語句語句, 但任務調用語句可以在 initial 語句和 always 語句中使用,其語法形式如下:task_id[(端口1, 端口 2, ........, 端口 N)];

其中 task_id是要調用的任務名,端口 1、端口 2,… 是參數列表。 參數列表給出傳入任務的數據(進入任務的輸入端)和接收返回結果的變量(從任務的輸出端接收返回結果) 。 任務調用語句中,參數列表的順序必須與任務定義中的端口聲明順序相同。 任務調用語句是過程性語句,所以任務調用中接收返回數據的變量必須是寄存器類型。 下面給出一個任務調用實例。

例:通過 Verilog HDL 的任務調用實現一個 4 bit全加器。

module EXAMPLE (A, B, CIN, S, COUT); 

input [3:0] A, B; 
input CIN; 
output [3:0] S; 
output COUT; 

reg [3:0] S; 
reg COUT; 
reg [1:0] S0, S1, S2, S3; 

task ADD; 

input A, B, CIN; 
output [1:0] C; 

reg [1:0] C; 
reg S, COUT; 

begin
S = A ^ B ^ CIN; 
COUT = (A&B) | (A&CIN) | (B&CIN); 
C = {COUT, S}; 
end 
endtask 

always @(A or B or CIN) begin 
ADD (A[0], B[0], CIN, S0); 
ADD (A[1], B[1], S0[1], S1); 
ADD (A[2], B[2], S1[1], S2); 
ADD (A[3], B[3], S2[1], S3); 
S = {S3[0], S2[0], S1[0], S0[0]}; 
COUT = S3[1]; 
end 
endmodule

在調用任務時,需要注意以下幾點:

(1)任務調用語句只能出現在過程塊內;

(2)任務調用語句和一條普通的行為描述語句的處理方法一致;

(3)當被調用輸入、輸出或雙向端口時,任務調用語句必須包含端口名列表,且信號端口順序和類型必須和任務定義結構中的順序和類型一致。 需要說明的是,任務的輸出端口必須和寄存器類型的數據變量對應。

(4)可綜合任務只能實現組合邏輯,也就是說調用可綜合任務的時間為“0” 。 而在面向仿真的任務中可以帶有時序控制,如時延,因此面向仿真的任務的調用時間不為“0” 。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Verilog
    +關注

    關注

    28

    文章

    1351

    瀏覽量

    110397
  • 端口
    +關注

    關注

    4

    文章

    990

    瀏覽量

    32211
  • 程序
    +關注

    關注

    117

    文章

    3796

    瀏覽量

    81418
  • 調用函數
    +關注

    關注

    0

    文章

    11

    瀏覽量

    2349
收藏 人收藏

    評論

    相關推薦

    verilog關于task的調用問題

    在夏宇聞老師的教程里,關于EEPROM仿真的代碼,EEPROM_WR有調用shift8_out,shift8_in等任務, 這些任務都是以狀態機來實現的。請問這些任務在調用時開始執行,那么什么時候
    發表于 03-03 11:22

    轉載---verilogtask和function的區別

    ,能計算多個結果值,結 函數通過一個返回一個值來響應輸入信號的值。果值只能通過被調用的任務的輸出端口輸出或函數不能有wire型變量。總線端口送出;任務定義語法:task ;……endtask函數定義
    發表于 03-13 21:53

    Verilog#號的用法請教

    Verilog #號一般用來表示延時的,或者是傳遞參數。我遇到一個表達式:cnt
    發表于 04-29 12:33

    veriloggenerate語句的用法分享

    generate為verilog的生成語句,當對矢量的多個位進行重復操作時,或者當進行多個模塊的實例引用的重復操作時,或者根據參數的定義來確定程序是否應該包含某段
    發表于 12-23 16:59

    簡談FPGA verilogtask用法

    ????????大家好,又到了每日學習的時間了,今天我們來聊一聊FPGA verilogtask用法。 ? ? ? ?任務就是一段封裝在“tas
    的頭像 發表于 08-09 18:59 ?4.1w次閱讀

    簡談FPGA verilog的function用法與例子

    大家好,又到了每日學習的時間了,今天我們來聊一聊FPGA verilog的function用法與例子。 函數的功能和任務的功能類似,但二者還存在很大的不同。在 Verilog HDL
    的頭像 發表于 08-10 13:42 ?1.9w次閱讀
    簡談FPGA <b class='flag-5'>verilog</b><b class='flag-5'>中</b>的function<b class='flag-5'>用法</b>與例子

    如何進行AndroidTask任務棧的分配

    這意思就是說Task實際上是一個Activity棧,通常用戶感受的一個Application就是一個Task。從這個定義來看,Task跟Service或者其他Components是沒有任何聯系的,它
    發表于 07-03 17:42 ?0次下載
    如何進行Android<b class='flag-5'>中</b><b class='flag-5'>Task</b>任務棧的分配

    verilog的initial語句說明

    解釋verilog HDL的initial語句的用法
    發表于 05-31 09:11 ?0次下載

    FPGA CPLDVerilog設計小技巧

    FPGA CPLDVerilog設計小技巧(肇慶理士電源技術有限)-FPGA CPLDVerilog設計小技巧? ? ? ? ? ? ? ? ?
    發表于 09-18 16:49 ?37次下載
    FPGA CPLD<b class='flag-5'>中</b>的<b class='flag-5'>Verilog</b>設計小技巧

    verilogtask用法介紹

    任務就是一段封裝在“task-endtask”之間的程序。任務是通過調用來執行的,而且只有在調用時才執行
    的頭像 發表于 06-05 16:21 ?1782次閱讀

    verilogfunction和task的區別

    Verilog,Function和Task是用于模塊化設計和重用代碼的兩種重要元素。它們允許開發人員將復雜的操作分解為更小的功能單元,并在需要時調用它們。雖然Function和Task
    的頭像 發表于 02-22 15:40 ?2039次閱讀

    verilog function函數的用法

    Verilog 中被廣泛用于對電路進行模塊化設計,以簡化和組織代碼。 本文將詳細介紹 Verilog 函數的用法,并探討函數在硬件設計的重要性和實際應用場景。 一.
    的頭像 發表于 02-22 15:49 ?6054次閱讀

    verilog task和function區別

    verilogtask和function都是用于實現模塊的可重復的功能,并且可以接收參數和返回結果。但是它們在編寫和使用上有一些區別。下面將詳細介紹
    的頭像 發表于 02-22 15:53 ?1185次閱讀

    verilog inout用法與仿真

    Verilog語言是一種硬件描述語言(HDL),用于描述數字邏輯電路和系統。它是一種非常強大且廣泛使用的語言,在數字電路設計扮演著重要的角色。其中, inout 是Verilog
    的頭像 發表于 02-23 10:15 ?3304次閱讀

    Verilog語法運算符的用法

    verilog語法中使用以下兩個運算符可以簡化我們的位選擇代碼。
    的頭像 發表于 10-25 15:17 ?1282次閱讀
    <b class='flag-5'>Verilog</b>語法<b class='flag-5'>中</b>運算符的<b class='flag-5'>用法</b>
    百家乐娱乐真钱游戏| 阳新县| 精通百家乐官网的玩法技巧和规则| 反赌百家乐的玩法技巧和规则| 乐宝百家乐官网娱乐城| 百家乐最新庄闲投注法| 一二博| 百家乐下注口诀| 皇冠平台| 百家乐游戏平台架设| E世博开户| 赌场百家乐官网图片| 大发888 备用6222.com| 大发888是真的吗| 新东方百家乐官网娱乐城| 斗牛棋牌游戏| 宝马会百家乐官网娱乐城| 大发888注册送58| 联合百家乐官网的玩法技巧和规则| 澳门美高梅赌场| 百家乐打印程序| 宜川县| 百家乐赌场详解| 上海百家乐官网赌博| 百家乐麻将筹码币镭射贴膜| 真人百家乐官网开户优惠| 大发888充钱| 迪士尼百家乐官网的玩法技巧和规则| 六合彩图库大全| 百家乐用什么平台| 江西老虎机遥控器| 百家乐官网最好投| 真钱棋牌导航网| 百家乐中的小路怎样| 打百家乐官网最好办法| 德州扑克学校| 淘金百家乐现金网| 真人百家乐官网来博| 电子百家乐破| 百家乐官网真人娱乐平台| 老牌现金网|