GBUFCE原語介紹
易靈思提供了原語文檔，可以查看每個原語。經(jīng)常有人會問，如果普通的GPIO怎么走全局時鐘網(wǎng)絡(luò)，其實很簡單，打開原主文檔，找到EFX_GBUFCE，該部分提供了verilog和VHDL的用法。
EFX_GBUFCE既可以讓GPIO走全局時鐘網(wǎng)絡(luò)也可以用于為時鐘添加使能控制，當并不是隨時需要該時鐘時可以把時鐘禁止以節(jié)省功耗。
CE_POLARITY用于指示CE是高有效還是低有效，如果為1則高有效，反之則低有效。
CE是時鐘O的輸出使能。
EFX_GBUFCE # ( .CE_POLARITY(1'b1) // 0 active low, 1 active high ) EFX_GBUFCE_inst ( .O(O), // Clock output to global clock network .I(I), // Clock input .CE(CE) // Clock gate );
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
GPIO
+關(guān)注
關(guān)注
16文章
1216瀏覽量
52377 -
時鐘網(wǎng)絡(luò)
+關(guān)注
關(guān)注
0文章
16瀏覽量
6583 -
VHDL電路
+關(guān)注
關(guān)注
0文章
4瀏覽量
1425
原文標題：GBUFCE原語
文章出處：【微信號：gh_ea2445df5d2a，微信公眾號：FPGA及視頻處理】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
Xilinx中的原語作用是啥啊？
我看到別人寫的項目 程序中用了很多原語，比如輸入時鐘要設(shè)置一個IBUFG，有一些輸出信號接一個OBUFG，那么原語的好處是什么？如何知道什么時候要使用原語！
發(fā)表于 07-13 19:59
xilinx原語問題
`[tr=transparent]BUFMUX原語是2輸入1選擇1輸出，現(xiàn)在我想改成2位位寬的s選擇信號，達到一個四輸入的BUFMUX，請問有什么辦法可以實現(xiàn)，如果級聯(lián)？圖片最下面這個控制信號是2位的[/tr]`
發(fā)表于 03-23 15:18
如何從Virtex原語切換到Spartan原語？
親愛的大家，Virtex中的許多原語在Spartan 6中找不到，例如BUFIO，BUFR，IDELAY，IDDR。如何使用Spartan原語實現(xiàn)類似的功能？非常感謝你！箱子以上來自于谷歌翻譯以下
發(fā)表于 06-03 10:31
Xilinx FPGA常用原語介紹
項目中主要用到的原語與IO端口有關(guān)，所以基本在Input/Output Functions 和IO兩類中。下面著重介紹實際中所用到的幾個原語，芯片A7系列。
發(fā)表于 01-06 11:23
?1.6w次閱讀
基于URAM原語創(chuàng)建容量更大的RAM
UltraRAM 原語（也稱為 URAM）可在 Xilinx UltraScale +? 架構(gòu)中使用，而且可用來高效地實現(xiàn)大容量深存儲器。
發(fā)表于 07-13 11:08
?7462次閱讀
Xilinx原語使用方法有哪些
Xilinx公司的原語按照功能分為10類，包括：計算組件、I/O端口組件、寄存器和鎖存器、時鐘組件、處理器組件、移位寄存器、配置和檢測組件、RAM/ROM組件、Slice/CLB組件以及G比特收發(fā)器組件。下面分別對其進行詳細介紹。
Xilinx原語使用方法
Xilinx公司的原語按照功能分為10類，包括：計算組件、I/O端口組件、寄存器和鎖存器、時鐘組件、處理器組件、移位寄存器、配置和檢測組件、RAM/ROM組件、Slice/CLB組件以及G比特收發(fā)器組件。下面分別對其進行詳細介紹。
發(fā)表于 03-24 06:14
?3次下載
Verilog HDL指定用戶定義原語UDP的能力
在前一章中，我們介紹了Verilog HDL提供的內(nèi)置基本門。本章講述Verilog HDL指定用戶定義原語U D P的能力。
工商網(wǎng)監(jiān)
評論