VCS/XRUN如何創(chuàng)建一個(gè)非UVM的簡單仿真環(huán)境？
設(shè)計(jì)碼完代碼后，有時(shí)候想簡單調(diào)試一下基本的通路，此時(shí)還沒有驗(yàn)證資源進(jìn)來，可以仿照modesim仿真的方法，創(chuàng)建一個(gè).v/.sv的頂層，里面例化DUT，里面加預(yù)期激勵(lì)；
下面是VCS/XRUN兩種仿真工具最簡單的demo，spi_slv.v是待測dut,tb_top.sv為頂層top,例化dut, 里面添加對(duì)應(yīng)的激勵(lì)；
1.VCSdemo：
步驟一：c bash下設(shè)置工具對(duì)應(yīng)的環(huán)境變量(如果已經(jīng)設(shè)置好，則忽略)
|
setenvNOVAS_HOME $ENVDIR/apps/synopsys/verdi/2017.03 setenvVERDI_HOME $ENVDIR/apps/synopsys/verdi/2017.03 setenvLD_LIBRARY_PATH$VERDI_HOME/share/PLI/lib/LINUX64:$VERDI_HOME/share/PLI/IUS/LINUX64/boot:$LD_LIBRARY_PATH |
步驟二：編譯運(yùn)行對(duì)應(yīng)的.v/.sv 文件 + dumpfsdb所需要的pli
| vcs -full64 -R spi_master.v tb_top.sv +time_scale=1ns -debug_pp -LDFLAGS -rdynamic-P ${NOVAS_HOME}/share/PLI/VCS/LINUX64/novas.tab |
步驟三：例化頂層，添加fsdb dump 的系統(tǒng)函數(shù), 添加激勵(lì)
|
moduletb_top; wire SDO; wire SDI; wireSCLK; wireCS; spi_slv m_spi( .CS(CS), .SDO(SDI), .SDI(SDO), .SCLK(SCLK) ); initial begin #10000;// simulation time //TODO ADD code here $finish(); end initial begin $fsdbDumpfile("test.fsdb"); $fsdbDumpvars(0,tb_top); end endmodule |
步驟四：打開波形: verdi -f filelist.f -ssf test.fsdb
波形效果如下
2.XRUN demo:
步驟一：設(shè)置運(yùn)行XRUN工具對(duì)應(yīng)的環(huán)境變量
| 略 |
步驟二：編譯運(yùn)行對(duì)應(yīng)的.v/.sv 文件 + dump shm 波形
| xrun-sv-c-elaboratespi_master.vtb_top.sv-accessrwc&&xrun-R-inputwave_dump.tcl |
wave_dump.tcl 文件：
|
database-open waves -into test.shm -default -event probetb_top -all -dynamic -depth all -tasks -functions -all -memories -variablestb_top run exit |
步驟三：例化頂層，添加激勵(lì)
|
moduletb_top; wireSDO; wireSDI; wire SCLK; wireCS; spi_slv m_spi( .CS(CS), .SDO(SDI), .SDI(SDO), .SCLK(SCLK) ); initial begin #10000; //TODO ADD code here $finish(); end endmodule |
步驟四：打開波形：simvision test.shm
波形效果如下：
審核編輯：湯梓紅
-
仿真
+關(guān)注
關(guān)注
50文章
4124瀏覽量
134005 -
UVM
+關(guān)注
關(guān)注
0文章
182瀏覽量
19231 -
VCS
+關(guān)注
關(guān)注
0文章
80瀏覽量
9648 -
編譯
+關(guān)注
關(guān)注
0文章
661瀏覽量
33048 -
仿真環(huán)境
+關(guān)注
關(guān)注
0文章
4瀏覽量
5250
原文標(biāo)題：VCS/XRUN如何創(chuàng)建一個(gè)非UVM的簡單仿真環(huán)境？
文章出處：【微信號(hào)：處芯積律，微信公眾號(hào)：處芯積律】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
圖像處理：HDMI顯示代碼的UVM仿真
vcs和xrun搭配uvm1.1/uvm1.2版本庫的使用情況
IC驗(yàn)證之UVM常用宏匯總分析（四）
IC驗(yàn)證"一個(gè)簡單的UVM驗(yàn)證平臺(tái)"是如何搭建的（六）
數(shù)字IC驗(yàn)證之“搭建一個(gè)可以運(yùn)行的uvm測試平臺(tái)”（5）連載中...
請(qǐng)問一下在UVM中的UVMsequences是什么意思啊
基于linux系統(tǒng)實(shí)現(xiàn)的vivado調(diào)用VCS仿真教程
51單片機(jī)開發(fā)環(huán)境keil uVision4安裝，創(chuàng)建一個(gè)簡單工程
使用VCS仿真Vivado IP核時(shí)遇到的問題及解決方案
淺談VCS的兩種仿真flow
如何用vcs+verdi仿真Verilog文件并查看波形呢？
如何用vcs+verdi仿真Verilog文件
Verdi環(huán)境配置、生成波形的方法
VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)
工商網(wǎng)監(jiān)
評(píng)論