新技術(shù)和新應(yīng)用，以及更緊湊的封裝和更高的連接要求，正將當(dāng)今的處理器及其電源系統(tǒng)推向極限。這些處理器必須滿足音頻、視頻、高清 (HD) 圖像、流媒體、游戲等應(yīng)用以及各種交叉應(yīng)用越來越高的計(jì)算需求。然而在內(nèi)容數(shù)量和質(zhì)量提高的同時，我們也希望這些處理器能夠在提供更高性能的同時減少空間占用。這種從用戶角度出發(fā)的方法正促使產(chǎn)品集成度變得越來越高，進(jìn)而成為技術(shù)發(fā)展面臨的一大限制因素。

為了在降低成本的同時實(shí)現(xiàn)高性能，工程師開發(fā)了片上系統(tǒng) (SoC) 集成電路 (IC)。這些解決方案將許多系統(tǒng)功能集成到一個IC中，從而降低了實(shí)現(xiàn)這些功能所需的功耗、成本和工作量，并且在實(shí)現(xiàn)過程中無需再依賴視頻和圖形處理等領(lǐng)域的深層次專業(yè)技術(shù)知識。要以可接受的成本實(shí)現(xiàn)高性能，制造商必須以深亞微米（互補(bǔ)金屬氧化物半導(dǎo)體 (CMOS)，≤16/14nm）工藝開發(fā)SoC。

此類SoC需要由電源來提供大電流，這對高級亞微米CMOS工藝而言可能是一個難點(diǎn)。電源電路需要大型晶體管來處理大電流并承受高電壓（相對于數(shù)字核心電壓），這與數(shù)字電路晶體管的特性截然相反。因此，要想在同一芯片上實(shí)現(xiàn)電源電路和數(shù)字電路，這在技術(shù)上是難以實(shí)現(xiàn)（甚至可能無法實(shí)現(xiàn)）的，而且從經(jīng)濟(jì)性角度而言也未必存在優(yōu)勢。事實(shí)上，這樣的不相容性在集成電路設(shè)計(jì)中一直存在，但由于現(xiàn)代處理器被限制在越來越小的CMOS工藝中，因而放大了這一問題。

下面，我們將通過NXP i.MX 8M系列處理器（Mini和Nano）和ROHM BD71847/BD71850來說明如何處理并優(yōu)化SoC電源管理集成電路 (PMIC) 的聯(lián)合設(shè)計(jì)中需要考慮的問題。之所以選擇這些解決方案，是因?yàn)樗鼈兘Y(jié)合了多功能、低物料清單 (BOM) 成本和緊湊的尺寸，使OEM能夠快速開發(fā)和生產(chǎn)智能聯(lián)網(wǎng)設(shè)備。

利弊權(quán)衡與解決方案

在SoC上提高系統(tǒng)級電源集成度，就意味著要在下面幾點(diǎn)上做出犧牲：

降低設(shè)計(jì)靈活性

難以實(shí)現(xiàn)最佳系統(tǒng)效率

提高開發(fā)和BOM成本

延長上市時間

要在現(xiàn)代處理器及其電源子系統(tǒng)的構(gòu)建中實(shí)現(xiàn)系統(tǒng)性創(chuàng)新，機(jī)遇就藏在這些利弊權(quán)衡中。

提高設(shè)計(jì)靈活性

NXP i.MX 8M/8Mini/Nano并未集成DC/DC轉(zhuǎn)換器或低壓差穩(wěn)壓器 (LDO)，而且與之類似的SoC也都不集成DC/DC轉(zhuǎn)換器，但有不少產(chǎn)品在內(nèi)核上運(yùn)用動態(tài)電壓和頻率調(diào)整 (DVFS) 的方式，是通過片上LDO將外部電源軌轉(zhuǎn)換為較低的電壓供內(nèi)核使用。如果將DC/DC和LDO都放到片外，SoC設(shè)計(jì)人員就可以充分利用寶貴的14nm硅空間來優(yōu)化處理器內(nèi)核工作、數(shù)據(jù)緩存和音視頻硬件加速等功能，同時自由地制定（外部）電源架構(gòu)，無需再受片上電源管理要求的束縛，從而促進(jìn)而非限制處理器的開發(fā)。i.MX 8M需要的電源軌數(shù)量頗多（8個降壓、7個LDO），就體現(xiàn)了這樣的自由度。與此同時，ROHM PMIC設(shè)計(jì)人員采用ROHM的130nm雙極-CMOS-DMOS (BCD) 工藝實(shí)現(xiàn)了他們的電源電路，該工藝針對電源管理功能進(jìn)行了優(yōu)化。總而言之，每個團(tuán)隊(duì)都可以自由地使用合適的工藝和知識產(chǎn)權(quán)技術(shù)來完成手頭的任務(wù)。

提升系統(tǒng)效率

采用130nm BCD工藝實(shí)現(xiàn)電源電路，可以使BD71847AMWV或BD71850MWV的降壓轉(zhuǎn)換器在0.7V-3.3V輸出電壓下實(shí)現(xiàn)高達(dá)95%的效率。在系統(tǒng)層面上，通過外部DC/DC直接將DVFS應(yīng)用于處理器內(nèi)核，可以進(jìn)一步提升效率。畢竟，將外部DC/DC和用于DVFS的片上LDO搭配使用，就相當(dāng)于做了兩級轉(zhuǎn)換，從而在第二級產(chǎn)生額外損耗。

輸出電壓精度 (+/-1.5%) 是一個經(jīng)常被忽視的特性。隨著輸出電壓調(diào)整步長（10mV步長）的分辨率提高，電源管理器軟件可以精確地將電源軌的輸出電壓設(shè)置在非常低的水平，同時盡可能降低功耗，同時仍然允許由該電源軌供電的子系統(tǒng)在所需的頻率下運(yùn)行。

降低開發(fā)和BOM成本

產(chǎn)品開發(fā)會持續(xù)受到市場對添加額外功能和/或縮小產(chǎn)品尺寸、減輕產(chǎn)品重量的壓力，為此工程師們正不斷努力尋找將更多功能集成到IC中并提高可靠性的方法。然而，集成度越高，開發(fā)和芯片的成本也就越高。將SoC的開發(fā)與電源管理的開發(fā)相分離，可以使每一種開發(fā)以自己的最佳速度進(jìn)行，還可以讓流程中從設(shè)計(jì)、驗(yàn)證、IC布局到IC制造的每一步都更簡單、更快速，并且顯著提高硅芯片一次性流片成功的機(jī)率。此外，采用更廉價的BCD工藝來實(shí)現(xiàn)電源功能，也可以實(shí)現(xiàn)更低的（總）芯片成本。

縮短上市時間

對許多技術(shù)企業(yè)而言，產(chǎn)品進(jìn)入市場的時間至關(guān)重要。對于諸如應(yīng)用處理器等高度復(fù)雜的組件，將本質(zhì)上難以兼容的技術(shù)，如數(shù)字處理元件（CPU、硬件加速器）和電源管理的開發(fā)分開，可以降低開發(fā)工作量和風(fēng)險，從而縮短產(chǎn)品上市時間。

結(jié)語

要為SoC設(shè)計(jì)可編程PMIC，就需要考慮多方面的因素，包括在用戶體驗(yàn)和產(chǎn)品開發(fā)方面權(quán)衡利弊。NXP 8M/8MM/Nano和ROHM Semiconductor 847/850是高度工程化的產(chǎn)品，不論您的產(chǎn)品位于生命周期的何處，都可以幫助您取得成功。這些組件具有強(qiáng)大的性能，廣泛應(yīng)用于流媒體盒子、電視棒、視頻接收器、無線智能音箱，以及工業(yè)HMI、SBC、IPC和平板工控機(jī)。這些半導(dǎo)體產(chǎn)品從設(shè)計(jì)靈活性和上市時間等有利于制造商的因素入手，優(yōu)化了對用戶至關(guān)重要的特性，即性能和價格。它們是可以投放到市場的產(chǎn)品，展示了非集成元件的靈活性和高度集成的PMIC-SoC之間的關(guān)鍵平衡。

審核編輯：郭婷