那曲檬骨新材料有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

易靈思內部重配置實現遠程更新

XL FPGA技術交流 ? 來源:XL科技 ? 作者:XL科技 ? 2023-05-30 09:24 ? 次閱讀

除通過外部多功能IO來選擇之外,易靈思通過內部重配置實現遠程更新操作也非常簡單。

(1)使能內部重配置接口

1、在interface Designer中選擇Device Setting ->Configuration

2、打開EnableInternalReconfigurationInterface

3、生成例化接口添加到top文件。

480f09ec-fe06-11ed-90ce-dac502259ad0.png

關于重配置接口就以下幾個信號

inputcfg_ERROR,
output[1:0]cfg_CBSEL,
outputcfg_CONFIG,
outputcfg_ENA

其中_CBSEL就是選擇那個image的。ENA拉高就可以啟動相應image加載。

(2)重配置過程操作

1、通過_CBSEL選擇相應的image;

2、拉高_ENA;

3、使能_CONFIG為高;

4、如果_ERROR為0重配置成功。

(3)組合image文件的生成

1、在Efinity Programmer中,點擊combine multiple Image Files項。

4818d404-fe06-11ed-90ce-dac502259ad0.png

(2)在CBSEL為00的地方添加golden image,其余添加APP_image即可以,地址如果不給定,會自動分配。填寫輸出文件,點擊apply生成即可。

481f3d12-fe06-11ed-90ce-dac502259ad0.png

更詳細的信號請參考易靈思AN010.

1、通過內部重配置遠程更新也要注意在上電時外部CSEL管腳的狀態,如果沒有指向goden image或者app image,那么會要等待一段時間,文檔說應該會加載6次,大概41s。

2、下面是重配置流程圖。

(1)上電之后,CRESET_N上升沿觸發配置過程。

(2)golden image加載完成之后進入user mode;

(3)用戶啟動重配置觸發,配置新image;

(4)如果配置成功則進入user mode,如果沒有配置成功則會加載6次;

(5)6次之后_ERROR拉高,并再次加載golden image;

(6)如果不想反復以上操作可以通過檢測_ERROR來禁止下次的New image配置觸發。

4827ee8a-fe06-11ed-90ce-dac502259ad0.png

下面提供一個demo,CONFIG只需要拉高一個時鐘周期即可

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 接口
    +關注

    關注

    33

    文章

    8691

    瀏覽量

    151913
  • 流程圖
    +關注

    關注

    2

    文章

    63

    瀏覽量

    18792
  • 觸發
    +關注

    關注

    1

    文章

    89

    瀏覽量

    22679
  • 遠程更新
    +關注

    關注

    0

    文章

    8

    瀏覽量

    7625
  • 易靈思
    +關注

    關注

    5

    文章

    48

    瀏覽量

    4937

原文標題:易靈思內部重配置實現遠程更新 -v1

文章出處:【微信號:gh_ea2445df5d2a,微信公眾號:FPGA及視頻處理】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    發布ISE12.2強化部分可重配置FPGA技術

    ISE12.2設計套件強化了其部分可重配置技術設計流程,并通過智能時鐘門控技術降低24% 的 BRAM 功耗。賽部分可重配置技術,是目前唯一經行業驗證的可
    發表于 07-31 12:39 ?530次閱讀

    公司在2017年閃存峰會上展示可重配置存儲加速解決方案

    All Programmable 技術和器件全球領先企業——賽公司在 2017 年閃存峰會上展示了可重配置存儲加速解決方案。通過一系列的演示和介紹,賽
    的頭像 發表于 09-20 17:12 ?3427次閱讀

    FPGA flash操作原理

    FPGA flash操作原理分享
    的頭像 發表于 04-09 15:03 ?1068次閱讀

    采用FPGA實現DisplayPort詳細教程【賽內部資料】

    公司高級產品營銷經理 Neal KendallQuantum Data市場營銷經理采用FPGA實現DisplayPort詳細教程【賽內部
    發表于 03-01 11:10

    :面向動態應用的靈活操作系統

    利用賽 FPGA 的動態重配置功能,同構多線程執行模型可同時兼得軟件靈活性和硬件性能。
    發表于 09-01 09:27 ?715次閱讀
    賽<b class='flag-5'>靈</b><b class='flag-5'>思</b>:面向動態應用的靈活操作系統

    Xilinx的可重配置加速堆棧為云級應用提供業界最高計算效率

    11月15日,All Programmable技術和器件的全球領先企業賽公司)宣布,在2016全球超算大會上宣布推出一套全新的技術——賽
    發表于 11-16 16:42 ?726次閱讀

    談談賽的局部重配置技術

    這里提到的局部重配置技術(Partial Reconfiguration) 是現場可編程門陣列(呵呵,就是FPGA了) 器件中的一部分。指的是在FPGA其他部分還在正常運行的情況下對其局部進行的重新配置
    發表于 02-11 16:32 ?2726次閱讀

    重配置加速堆棧方案,旨在快速開發和部署加速平臺

    公司(Xilinx)宣布,在2016全球超算大會(SC 16)上宣布推出一套全新的技術——賽重配置加速堆棧方案,旨在幫助全球最
    發表于 07-31 09:08 ?901次閱讀

    基于SRAM的可重配置電路PLD

    ,以便系統在適當的時候將其下載到PLD中,從而實現在電路可重配置ICR(In-Circuit Reconfigurability,在電
    發表于 02-23 14:30 ?1000次閱讀
    基于SRAM的可<b class='flag-5'>重配置</b>電路PLD

    Programmer工具的配置模式過程分析

    Trion FPGA的配置模塊主要由CBUS[2:0]、SS_N和TEST_N幾個信號控制。FPGA進入用戶模式前不要對這幾個信號進行翻轉。
    的頭像 發表于 03-09 15:58 ?1912次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Programmer工具的<b class='flag-5'>配置</b>模式過程分析

    淺談RAM使用

    RAM在使用時可以會遇到一些問題,這里把常用的問題總結下。
    的頭像 發表于 02-01 09:53 ?1310次閱讀
    淺談<b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>RAM使用

    的局部重配置技術(Partial Reconfiguration)

    一般情況下,要重新配置一個FPGA需要使其處于復位狀態,并通過外部控制器重新加載一個新設計到器件中。而局部重配置技術允許在FPGA內部或外部的控制器在加載一個局部設計到一個可重配置模塊
    的頭像 發表于 03-17 14:03 ?2126次閱讀

    RAM使用指南

    RAM在使用時可以會遇到一些問題,這里把常用的問題總結下。
    的頭像 發表于 06-07 09:19 ?1836次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>RAM使用指南

    IDE更新ROM可以不用全編譯了

    之前有人問題的BRAM是否可以修改ROM的初始化參數,像xilinx一樣不需要編譯,也有人問RISC 修改了bootloader有沒有辦法不用重新編譯,在之前確實不行。不過
    的頭像 發表于 06-30 16:05 ?1020次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>IDE<b class='flag-5'>更新</b>ROM可以不用全編譯了

    FPGA軟件更新的節奏,也許能磨出一個好產品

    一個好的產品,必須不斷地改進,不斷地否定自己,不斷地革命,不斷地優化自己,才能做到最好。以國產的FPGA工具鏈:Efinity為例,Elitestek(
    的頭像 發表于 07-12 00:26 ?719次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>FPGA軟件<b class='flag-5'>更新</b>的節奏,也許能磨出一個好產品
    百家乐官网软件l柳州| 网上百家乐官网内幕| 幸运水果机小游戏| 博彩通百家乐概率| 菲利宾百家乐官网现场| 网络百家乐游戏| 威尼斯人娱乐城官方地址| 百家乐官网游戏下载| bet365娱乐| 威尼斯人娱乐场门票| 圣安娜百家乐包杀合作| 西游记百家乐官网娱乐城| 百家乐官网娱乐用品| 隆尧县| 网络棋牌游戏排行榜| 免费百家乐追号工具| 百家乐赌场高手| 百家乐机械投注法| 百家乐投注注技巧| 网上百家乐赢钱公式| 百家乐休闲游戏| 做生意摆放的招财物件| 百家乐官网特殊计| 百家乐官网入庄闲概率| 太阳城百家乐官网168| 百家乐官网公式计算| 盈彩娱乐| 立即博| 足球盘口| 香河县| 独赢百家乐官网全讯网| 澳门百家乐官网娱乐城打不开| 金臂百家乐官网开户送彩金| 宁南县| 蒙特卡罗国际| 大发888下载娱乐场| 钻石娱乐城| 百家乐官网下注平台| 博彩网百家乐官网中和局| 赌场百家乐官网赌场| 黄金城百家乐官网下载|