介紹

有時我們知道，為集成電路上電只是將所需的電壓或電流參數施加到電路上，我們就可以開始了。我們很少使用高精度或高性能系統。它在電路中有許多不同的部分，這些部分是正確級聯的，并且需要一系列向電路的不同部分施加功率。否則，它將無法實現其優化性能。最壞的情況是它會損壞IC或ADC。

電源排序可以防止損壞并延長電源以及設計中任何敏感IC和FPGA的使用壽命。除了控制啟動時序以控制電流消耗外，電源軌還需要保持在FPGA的耐壓要求范圍內。隨著新工藝技術的出現，這些容差變得更加嚴格，以至于可能需要3%的總內核電壓容差。可以通過多種方式對系統中的電源進行排序：

使用復位IC進行排序

模擬上/下音序器

同步測序

任何設計都必須包括電源排序，特別是對于需要多個電源軌的復雜系統。

逐次逼近寄存器（SAR）ADC的謎團之一，或者至少是造成相當混亂的原因之一是在系統級計算其確切的功率要求。數據表可能會對此規范造成混淆。SAR ADC提供了一種低功耗方法來測量輸入信號。功耗通常與采樣率成比例，因此測量系統非常高效。

模擬和數字電源

數字控制還可以簡化校準參數，這些參數可以編程，而不是調整模擬電源中的電位器。不利的一面是，電源的數字控制涉及許多操作參數，并且可能非常復雜。它需要帶有復雜軟件的DSP（數字信號處理器），這可能很難排除故障。

另一方面，模擬控制已經使用了50 +年，是一種久經考驗的方法。模擬電源穩定且不易出現毛刺，盡管它們的靈活性有限。參數在設計階段定義，以后無法更改。

SAR ADC 電源輸入

SAR ADC需要數字電源（DVDD）、模擬電源（AVDD）和數字輸入/輸出電源（OVDD）。（AVDD） 和 （AVSS） 是電路模擬部分的電源和接地。基準電壓（Vref）是一種模擬基準電壓，允許用戶配置ADC的上限。（Vref）代替AVDD來提供ADC基準電壓源。ADC 范圍介于 AGND 和 （Vref） 之間，即使輸入信號的峰值幅度小于電源電壓，您也可以使用 ADC 的全動態范圍。

單極性和雙極性SAR ADC

單極SAR

最簡單的模擬輸入類型是單端輸入。在這種情況下，只需一根導線即可將信號從源端傳輸到ADC。將有一個輸入引腳，沒有直接返回或檢測路徑返回到信號源。轉換結果將相對于ADC的接地引腳生成。在這種情況下，您的電源只會從 0v 或 GND 擺動到 AVDD。

雙極SAR

如果SAR ADC是雙極性單端配置，則相對于地，允許的信號擺幅介于正滿量程和負滿量程之間。同樣，滿量程通常由ADC基準輸入設置。在這種情況下，您的供應將從 AVSS 轉向 AVDD。

絕對最大額定值

ADI公司的所有數據手冊中均提供絕對最大額定值部分。它說明了可以應用于器件引腳或外殼的最大電壓、電流或溫度，以避免造成損壞。從這里，絕對最大額定值也可以確定SAR ADC的功率時序

AD7380的絕對最大額定值

如何確定SAR ADC的時序的步驟：

結論

示例部件：AD7381-4

為了比較包含電源時序規則的其他SAR ADC，我們在此提供了一個示例SAR ADC，它是AD7381-4數據手冊，其中包括向ADC施加電源的規則。

審核編輯：郭婷