作為目前中國 EDA 行業(yè)覆蓋技術(shù)領(lǐng)域全面、規(guī)模巨大的先進(jìn)技術(shù)交流平臺(tái)，CadenceLIVE China 2023 中國用戶大會(huì)將于8 月 29 日在上海浦東嘉里大酒店盛大舉行，現(xiàn)場參會(huì)注冊現(xiàn)已開放，誠邀您前來參會(huì)。

您可掃描上方二維碼

或點(diǎn)擊文末“閱讀原文”進(jìn)行注冊

CadenceLIVE 在中國已成功舉辦近 20 屆，時(shí)隔三年再次從線上走到線下，CadenceLIVE China 2023 中國用戶大會(huì)有眾多亮點(diǎn)值得關(guān)注，您絕對(duì)不容錯(cuò)過！

今天我們向您介紹此次會(huì)議專題之一：

驗(yàn)證專題 2

在現(xiàn)代芯片設(shè)計(jì)中，Helium、FCM flow、Verisium Debug Python API、Jasper-c2rtl 等技術(shù)的應(yīng)用正在成為趨勢。這些技術(shù)的應(yīng)用，在大型軟件定義 SoC 芯片、小規(guī)模數(shù)字電路芯片測試、時(shí)鐘驗(yàn)證、 GPU 驗(yàn)證、加速器測試方案等領(lǐng)域都有所體現(xiàn)。想了解更多？

不妨來參加我們的 CadenceLIVE China 2023 技術(shù)論壇，傾聽客戶精彩的經(jīng)驗(yàn)分享：

本場議題搶先看

高級(jí) PCIe Gen5 和 CXL2.0 驗(yàn)證解決方案

對(duì)于 PCIe / CXL 驗(yàn)證挑戰(zhàn)，INNOSILICON在 Cadence 的幫助下，開發(fā)了先進(jìn)和高效的解決方案，可以滿足功能 sign-off 標(biāo)準(zhǔn)。該解決方案主要包括三部分：Triple-Check Simulation、Qemu Co-Sim、Z1 EMU 和 FPGA 原型驗(yàn)證。Cadence PCIe VIP 和 Triple-Check 測試向量可以節(jié)省大量的測試用例開發(fā)工作，同時(shí)確保基本功能的高覆蓋率。在 Cadence Palladium Z1 和 FPGA 的幫助下，可以實(shí)現(xiàn)軟件固件開發(fā)和系統(tǒng)驗(yàn)證的完整性。Z1 和 FPGA 具有不同的優(yōu)勢，不能完全替代彼此。同時(shí)，作為 INNOSILICON 自主開發(fā)的新的驗(yàn)證方法，QEMU Co-sim 可以讓我們在沒有硬件限制的情況下運(yùn)行系統(tǒng)級(jí) PCIe 驗(yàn)證。該解決方案可以覆蓋所有不同類型的 PCIe 設(shè)備，包括 CXL 類型 3 設(shè)備。

基于 FCM flow的小規(guī)模數(shù)字電路芯片測試

本文介紹了一種可以在不插入測試電路的情況下，通過功能仿真案例生成的測試模式來檢測小規(guī)模數(shù)字電路芯片的制造缺陷和故障的方法。通過使用 Cadence Verisium Manage Safety Client，結(jié)合 Xcelium Fault Simulator 和 Jasper Functional Safety Verification App （FSV）等核心引擎，為 ATE 模式提供了可靠的覆蓋率。該方法對(duì)于一些不適合插入測試電路的芯片，如模擬前端芯片，具有很好的應(yīng)用價(jià)值。同時(shí)，本文提出的 FCM flow 基于 CDNS Xcelium/VManager/JG 的 EDA 工具，可以為該方法的實(shí)現(xiàn)提供支撐。

基于虛擬測試儀的加速器測試方案

本篇論文介紹了一種基于 Palladium 加速器和 Spirent 測試儀的虛擬以太網(wǎng)測試方案，提供了一種靈活完備的以太網(wǎng)接口測試平臺(tái)，解決了以太網(wǎng)等高速接口在測試儀下的標(biāo)準(zhǔn)化驗(yàn)證的痛點(diǎn)，具有較好的指導(dǎo)意義。

Verisium Debug Python API 加速時(shí)鐘驗(yàn)證

本文介紹了 Verisium Debug Python API 加速時(shí)鐘驗(yàn)證的解決方案，提高了時(shí)鐘模塊驗(yàn)證及 SoC 驗(yàn)證的效率，是一個(gè)值得推薦和推廣的技術(shù)方向，也是業(yè)內(nèi)工程師的首選。

Helium 在大型軟件定義 SoC 芯片中的應(yīng)用實(shí)踐

該論文介紹了 JaguarMicro 在大型軟件定義 SoC 芯片中采用 Cadence Helium Virtual 和 Hybrid Studio 的實(shí)踐。通過建立虛擬平臺(tái)并進(jìn)行軟件調(diào)試，成功地提前了軟件開發(fā)和調(diào)試的進(jìn)度。在 RTL 準(zhǔn)備充分后，利用 Helium 和 Palladium Z1 系統(tǒng)的集成，實(shí)現(xiàn)了從虛擬到混合再到全 RTL 的平滑過渡。通過這種方式，不僅提高了驗(yàn)證效率，還加快了設(shè)計(jì)進(jìn)度。

GPU 驗(yàn)證中的 c2rtl 應(yīng)用

在本公司的 GPU 項(xiàng)目中，使用 Jasper 的 c2rtl app 來驗(yàn)證不同的浮點(diǎn)/整數(shù)算子、向量乘法、圖像處理等單元，并開發(fā)了對(duì)應(yīng)的 work-flow 腳本自動(dòng)生成驗(yàn)證環(huán)境，提供 Makefile 方便快捷的進(jìn)行 formal 驗(yàn)證及 regression。本文著重介紹了 c2rtl 在算法模塊驗(yàn)證中的應(yīng)用，有比較好的宏觀指導(dǎo)意義。

專題議程

*日程以最終現(xiàn)場公布為準(zhǔn)

會(huì)議注冊

您可掃描上方二維碼

或點(diǎn)擊文末“閱讀原文”進(jìn)行注冊

8 月 29 日活動(dòng)當(dāng)天，設(shè)有八大分會(huì)場，聚焦驗(yàn)證、PCB 封裝設(shè)計(jì)及系統(tǒng)級(jí)仿真、模擬定制設(shè)計(jì)、數(shù)字設(shè)計(jì)和簽核、汽車電子和 IP 解決方案、AI 和大數(shù)據(jù)分析等 6 大專題，涉及人工智能（AI）、大數(shù)據(jù)、汽車電子、網(wǎng)絡(luò)通信、5G/6G、新能源、工業(yè)自動(dòng)化等眾多應(yīng)用方向，以及 60+ 技術(shù)主題分享。我們之后將逐一為您揭曉！

歡迎注冊報(bào)名本次大會(huì)

我們期待在 CadenceLIVE China 2023

中國用戶大會(huì)上與您相約而遇

這場技術(shù)盛宴，絕對(duì)不容錯(cuò)過

恭候您的蒞臨！

CadenceLIVE China 2023 直通車

（您可點(diǎn)擊以下內(nèi)容，了解更多大會(huì)信息）

大會(huì)詳情

●

您的 CadenceLIVE China 2023 中國用戶大會(huì)邀請函，請查收！

專題議程

●

CadenceLIVE China 2023丨AI 和大數(shù)據(jù)分析專題議程揭曉

●

CadenceLIVE China 2023丨驗(yàn)證專題 1 議程揭曉

關(guān)于 Cadence

Cadence 是電子系統(tǒng)設(shè)計(jì)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，擁有超過 30 年的計(jì)算軟件專業(yè)積累。基于公司的智能系統(tǒng)設(shè)計(jì)戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設(shè)計(jì)概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計(jì)算、5G 通訊、汽車、移動(dòng)設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國財(cái)富雜志評(píng)選的 100 家最適合工作的公司。如需了解更多信息，請?jiān)L問公司網(wǎng)站www.cadence.com。

2023 Cadence Design Systems, Inc. 版權(quán)所有。在全球范圍保留所有權(quán)利。Cadence、Cadence 徽標(biāo)和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標(biāo)志均為 Cadence Design Systems, Inc. 的商標(biāo)或注冊商標(biāo)。所有其他標(biāo)識(shí)均為其各自所有者的資產(chǎn)。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ?