問題:
請簡述同步復位與異步復位的區別,說明兩種復位方式的優缺點,并解釋“異步復位,同步釋放”。
簡答:
1. 同步復位與異步復位的區別
同步復位是指在時鐘沿變化時,復位信號滿足復位條件,系統將完成復位動作;異步復位時鐘復位信號不依賴與時鐘,只要滿足復位條件,系統就完成復位動作。
2. 同步復位的優缺點
優點:
有利于基于周期的仿真工具的仿真;
有利于靜態時序分析工具的分析,可以綜合出較高的工作頻率;
抗干擾能力高,可以剔除復位信號中高于時鐘頻率的毛刺;
缺點:
復位依賴于時鐘信號,當時鐘信號出現故障時,系統將無法正常復位;
占用更多內部邏輯資源,邏輯門時延較高:由于多數邏輯器件的目標庫內的D觸發器只有異步復位端口,所以綜合器在綜合同步復位時將在寄存器的輸入端口插入組合邏輯;
復位信號的有效脈沖寬度必須大于時鐘周期:由于線路的時鐘延時和路徑延時,所以需要多個時鐘周期的復位脈沖寬度,并且不能保證復位信號到達各個寄存器的時序。
3. 異步復位的優缺點
優點:
復位信號不依賴于時鐘信號,電路在任何情況下都能實現復位;
節約內部邏輯資源,設計實現簡單:由于多數邏輯器件的目標庫內的D觸發器都有異步復位端口,所以復位端口不需要設計額外的邏輯資源。
缺點:
復位信號對電路內的毛刺敏感,容易受到外界的干擾,出現頻繁復位現象;
復位信號異步釋放的隨機性可能導致時序違規,當復位信號釋放在時鐘有效沿附近時,觸發器輸出可能處于亞穩態,導致復位操作失??;
不利于靜態時序分析工具的分析,如果復位信號不是直接來自于 I/O 引腳,在 DFT (Design For Test)掃描和測試時,復位信號必須被禁止,因此需要添加額外的同步電路。
4. 異步復位 同步釋放
復位設計通常采用“異步復位,同步釋放”的方式:復位信號的到來與時鐘信號無關,保證復位信號采集的可靠性;復位信號的釋放發生于下一個時鐘周期,有效防止復位信號釋放時可能產生的亞穩態。
審核編輯:湯梓紅
-
時鐘
+關注
關注
11文章
1746瀏覽量
131797 -
觸發器
+關注
關注
14文章
2003瀏覽量
61346 -
同步復位
+關注
關注
0文章
27瀏覽量
10738 -
異步復位
+關注
關注
0文章
47瀏覽量
13346
原文標題:FPGA邏輯題目001——同步復位與異步復位的區別
文章出處:【微信號:Carlinx FPGA,微信公眾號:Carlinx FPGA】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論