建立時(shí)間和保持時(shí)間是SOC設(shè)計(jì)中的兩個(gè)重要概念。它們都與時(shí)序分析有關(guān)，是確保芯片正常工作的關(guān)鍵因素。

建立時(shí)間(Tsu)：在時(shí)鐘采樣沿之前，數(shù)據(jù)必須保持穩(wěn)定的時(shí)間，該時(shí)間量稱為建立時(shí)間。保持時(shí)間 (Th)：在時(shí)鐘采樣沿之后，數(shù)據(jù)必須保持穩(wěn)定的最短時(shí)間。理想最優(yōu)的建立時(shí)間和保持時(shí)間出現(xiàn)在數(shù)據(jù)中間采樣的位置，如下所示，實(shí)質(zhì)就是使觸發(fā)器在采樣沿得到穩(wěn)定的數(shù)據(jù)，如果數(shù)據(jù)在時(shí)鐘上升沿的建立保持時(shí)間內(nèi) {latch edge-setup，latch edge+hold time}發(fā)生跳變，則會產(chǎn)生亞穩(wěn)態(tài)輸出，即輸出值在短時(shí)間內(nèi)處于不確定態(tài)，有可能是1，有可能是0，也可能什么都不是，處于中間態(tài)1。

建立時(shí)間和保持時(shí)間都與時(shí)鐘信號、數(shù)據(jù)信號和觸發(fā)器之間的關(guān)系有關(guān)。建立時(shí)間要求數(shù)據(jù)信號在時(shí)鐘信號上升沿之前保持穩(wěn)定一段時(shí)間，以便觸發(fā)器能夠正確采樣數(shù)據(jù)。而保持時(shí)間要求數(shù)據(jù)信號在時(shí)鐘信號上升沿之后繼續(xù)保持穩(wěn)定一段時(shí)間，以便觸發(fā)器能夠正確鎖存數(shù)據(jù)。

如果建立時(shí)間或保持時(shí)間不滿足要求，則可能會導(dǎo)致時(shí)序違例。這種情況下，觸發(fā)器可能無法正確采樣或鎖存數(shù)據(jù)，從而導(dǎo)致芯片工作不正常。因此，在SOC設(shè)計(jì)中，需要對建立時(shí)間和保持時(shí)間進(jìn)行嚴(yán)格的分析和優(yōu)化，以確保芯片能夠正常工作。

審核編輯：湯梓紅