導(dǎo)讀:
異步FIFO包含"讀"和"寫(xiě)“兩個(gè)部分,寫(xiě)操作和讀操作在不同的時(shí)鐘域中執(zhí)行,這意味著Write_Clk和Read_Clk的頻率和相位可以完全獨(dú)立。異步FIFO的原理很簡(jiǎn)單,寫(xiě)操作是在寫(xiě)使能有效時(shí),寫(xiě)地址指針(Write_Pointer)逐漸遞增,將數(shù)據(jù)寫(xiě)入存儲(chǔ)器的相應(yīng)位置。讀操作是在讀使能信號(hào)有效時(shí),讀地址指(Read_Pointer)逐漸遞增,從存儲(chǔ)器的相應(yīng)位置讀取數(shù)據(jù)。
但異步FIFO有一個(gè)難點(diǎn)就是—滿(mǎn)和空的產(chǎn)生。寫(xiě)操作,我們得判斷FIFO是不是滿(mǎn)了,滿(mǎn)了就不能繼續(xù)往里面寫(xiě),不然就會(huì)覆蓋還沒(méi)取走的數(shù)據(jù)。對(duì)于讀操作,我們得判斷FIFO是不是空了,空了就不能接著取,不然舊的數(shù)據(jù)會(huì)被取多次。
觸發(fā)異步FIFO的滿(mǎn)和空,是拿讀和寫(xiě)的Pointer做比較得到的。問(wèn)題在于:寫(xiě)操作下的Write_Pointer和讀操作下的Read_Pointer屬于兩個(gè)不同的時(shí)鐘域信號(hào)。兩個(gè)不同的時(shí)鐘域信號(hào)是不能直接做運(yùn)算的,需要同步到同一個(gè)時(shí)鐘域之后才行,因?yàn)橛羞@個(gè)CDC同步器的開(kāi)銷(xiāo),導(dǎo)致FIFO出現(xiàn) 真 滿(mǎn)空和 假 滿(mǎn)空。
接下來(lái)我們一起來(lái)看看標(biāo)準(zhǔn)異步FIFO的”真“滿(mǎn)空和“假“滿(mǎn)空如何產(chǎn)生,以及采用格雷碼異步FIFO跟標(biāo)準(zhǔn)FIFO有什么區(qū)別。(這里所謂標(biāo)準(zhǔn)異步FIFO是指不使用特殊編碼方式(如格雷碼)的異步FIFO,即使用常規(guī)的二進(jìn)制地址指針。)
標(biāo)準(zhǔn)異步FIFO
標(biāo)準(zhǔn)異步FIFO結(jié)構(gòu)如上圖,假設(shè)FIFO的深度為8,addr(地址范圍)為0 ~ 7。那么設(shè)計(jì)讀寫(xiě)地址指針都是4bit,即w_ptr[3:0],r_ptr[3:0],其中最高bit是擴(kuò)展位。ptr取值范圍是0 ~15,要比FIFO地址(addr)多一倍。為什么這么設(shè)計(jì)呢?因?yàn)闈M(mǎn)和空本質(zhì)上是讀和寫(xiě)指向了FIFO的同一個(gè)存儲(chǔ)單元,但是“空”是讀指針追上了寫(xiě)指針,“滿(mǎn)”是寫(xiě)指針超過(guò)了讀指針整整一圈。其中最高位就是用來(lái)確定是 “誰(shuí)追上了誰(shuí)”
如果兩個(gè)ptr低位全等,最高位不等,就是“滿(mǎn)”;
如果兩個(gè)Ptr低位全等,最高位相等,就是“空”。
如圖所示,將w_ptr通過(guò)CDC同步之后,送到讀時(shí)鐘域,得到w_ptr_syn,然后再將它和r_ptr作比較,就可以得到“空”信號(hào),代碼如下:
assign empty = (w_ptr_syn[3:0]== r_ptr[3:0]);
同理,將r_ptr通過(guò)CDC同步之后,送到寫(xiě)時(shí)鐘域,得到r_ptr_syn,然后將它和w_ptr作比較,就可以得到滿(mǎn)信號(hào),代碼如下:
assign full = (w_ptr[3] != r_ptr_syn[3]) && (w_ptr[2:0] == r_ptr_syn[2:0]);
大家覺(jué)得上面的代碼得到的滿(mǎn)和空是“ 真”滿(mǎn)空嗎?
答案是否定的。因?yàn)镃DC同步器本身也需要開(kāi)銷(xiāo),一般簡(jiǎn)單的兩級(jí)同步器需要目標(biāo)時(shí)鐘域兩個(gè)時(shí)鐘周期。當(dāng)我們判斷滿(mǎn)信號(hào)的時(shí)候,我們是在 寫(xiě)時(shí)鐘域 ,用w_ptr和同步過(guò)來(lái)的r_ptr_syn做比較。r_ptr_syn要比真正的r_ptr要滯后,導(dǎo)致判滿(mǎn)的邏輯并不完全準(zhǔn)確。當(dāng)FIFO接近滿(mǎn)的時(shí)候,full信號(hào)就會(huì)為1,從而阻止對(duì)FIFO繼續(xù)寫(xiě)入(腦補(bǔ):“滿(mǎn)”意味著寫(xiě)比讀塊,寫(xiě)指針馬上趕上讀指針一圈,此刻還與滯后同步過(guò)來(lái)的讀指針比較,是不是快滿(mǎn)還沒(méi)滿(mǎn)時(shí)就滿(mǎn)足full條件了?)。同理,當(dāng)FIFO接近空,但是實(shí)際可能還沒(méi)空的時(shí)候,empty信號(hào)就會(huì)為1。
這種假滿(mǎn)空并不會(huì)導(dǎo)致FIFO的行為出錯(cuò),只會(huì)導(dǎo)致FIFO的利用率并非百分百,相當(dāng)于FIFO的深度少了那么一兩層。
那么FIFO能得到真滿(mǎn)空嗎?
答案肯定是可以的。如果我們?cè)趯?xiě)時(shí)鐘域判斷“空”信號(hào),在讀時(shí)鐘域判斷“滿(mǎn)”信號(hào)呢?(在寫(xiě)時(shí)鐘域,通過(guò)滯后的r_ptr_syn都得到了“空”信號(hào),那說(shuō)明實(shí)際的r_ptr必然真的趕上了w_ptr,此刻FIFO絕對(duì)空了。在讀時(shí)鐘域,通過(guò)滯后的w_ptr_syn都得到了“滿(mǎn)”信號(hào),那說(shuō)明實(shí)際的w_ptr必然真的超過(guò)了r_ptr一圈,此刻FIFO絕對(duì)滿(mǎn)了)。
assign empty_real = (w_ptr[3:0] == r_ptr_syn[3:0]);
assign full_real = (r_ptr[3] != w_ptr_syn[3]) && (r_ptr[2:0] == w_ptr_syn[2:0]);
這個(gè)“真”滿(mǎn)空信號(hào),用到的時(shí)候并不多。但是理解“真”滿(mǎn)空和“假”滿(mǎn)空,是理解異步FIFO的基礎(chǔ)。
采用格雷碼的異步FIFO
采用格雷碼的異步FIFO判斷“滿(mǎn)”和“空”的原理沒(méi)變,跟標(biāo)準(zhǔn)FIFO是一樣的,即在寫(xiě)時(shí)鐘域判斷滿(mǎn)條件,在讀時(shí)鐘域判斷空條件:
如果兩個(gè)ptr低位全等,最高位不等,就是“滿(mǎn)”;
如果兩個(gè)Ptr低位全等,最高位相等,就是“空”。
只不過(guò),地址指針采用的是格雷碼,如寫(xiě)地址指針:
assign nxt_wptr = (!full && wr_en) ? (wptr +1'b1):wptr;
assign nxt_wptr_gray = (nxt_wptr >>1)^nxt_wptr;
判斷空條件:則在讀時(shí)鐘域,讀地址指針格雷碼 與 兩級(jí)同步過(guò)來(lái)后的寫(xiě)地址指針格雷碼(nxt_wptr_gray)進(jìn)行比較:
always@(posedge rclk or negedge rst_n)
begin
if(!rst_n) begin
wptr_sp1<=6'b0;
wptr_sp2<=6'b0;
end
else begin
wptr_sp1<=nxt_wptr_gray;
wptr_sp2<=wptr_sp1;
end
end
assign empty=(rptr_gray==wptr_sp2);
同理,判斷滿(mǎn)條件:
assign full=(wptr_gray=={~rptr_sp2[3],rptr_sp2[2:0]});
理解到這兒,本質(zhì)上兩種FIFO似乎沒(méi)什么區(qū)別,那為什么要用格雷碼編碼呢? 異步FIFO采用格雷碼的主要原因是為了減少在異步時(shí)鐘域中地址指針變化時(shí)可能出現(xiàn)的不穩(wěn)定性,從而增強(qiáng)異步FIFO的可靠性和穩(wěn)定性 。即使在亞穩(wěn)態(tài)進(jìn)行讀寫(xiě)指針抽樣也能進(jìn)行正確的空滿(mǎn)狀態(tài)判斷”。
下面兩張圖是采用格雷碼的異步FIFO觸發(fā)滿(mǎn)和空條件的截圖,從圖示可看出,4根標(biāo)紅的格雷碼地址指針 每一周期前后只有1位發(fā)生跳變,如wptr_gray:0010>0110>0111>0101>0100>1100>1101>1111>1110,這就是格雷碼的特性,保證了相鄰的兩個(gè)值只有一個(gè)位元發(fā)生變化,因此在變化時(shí)不會(huì)出現(xiàn)多個(gè)位同時(shí)變化,減少了不穩(wěn)定狀態(tài)的可能性。
滿(mǎn)條件
空條件
為什么2 進(jìn)制指針做空滿(mǎn)判斷存在不穩(wěn)定的可能呢?事實(shí)上 2 進(jìn)制讀指針在增減時(shí),經(jīng)常發(fā)生多位突變,比如 6 位地址 111111 會(huì)在下一時(shí)刻變成 000000 ,在實(shí)際電路中,這個(gè)變化過(guò)程要持續(xù)很長(zhǎng)一段時(shí)間,會(huì)由 111111 經(jīng)歷 6 個(gè)狀態(tài)轉(zhuǎn)移到達(dá) 000000 。比如 111111-> 101111 -> 100111 ->100110 -> 100100 -> 000100-> 000000 。由于寫(xiě)時(shí)鐘與讀時(shí)鐘不同步,異步的寫(xiě)時(shí)鐘很可能會(huì)在狀態(tài)不穩(wěn)定的中間某個(gè)狀態(tài)抽樣,這樣就會(huì)得到錯(cuò)誤的讀指針,進(jìn)而做出錯(cuò)誤的狀態(tài)判斷,導(dǎo)致系統(tǒng)異常。
當(dāng)采用格雷碼只有一個(gè)比特發(fā)生改變時(shí),即使在中間狀態(tài)抽樣,其結(jié)果也不外乎兩種:遞增前原指針和遞增后新指針。如果抽樣到遞增后的指針,預(yù)期結(jié)果跟設(shè)計(jì)一致。如果抽樣到遞增前的原指針,最壞的情況就是把“不滿(mǎn)”判斷成了“滿(mǎn)”,但是這并不會(huì)對(duì)邏輯產(chǎn)生影響,只是帶來(lái)了寫(xiě)操作的延遲。
總結(jié)(兩種fifo的主要區(qū)別)
因此,標(biāo)準(zhǔn)范式的FIFO和采用格雷碼的FIFO都存在一定的可能出現(xiàn)假滿(mǎn)空。兩者有一些區(qū)別,主要涉及到地址指針的表示和更新方式。以下是這兩種FIFO的主要區(qū)別:
- 地址指針的表示:
- 標(biāo)準(zhǔn)范式的FIFO:常常使用二進(jìn)制表示的地址指針。這意味著每個(gè)存儲(chǔ)單元都有一個(gè)唯一的二進(jìn)制地址,用于指示數(shù)據(jù)在FIFO中的位置。
- 采用格雷碼的FIFO:地址指針通常使用格雷碼來(lái)表示。格雷碼是一種二進(jìn)制碼,相鄰的兩個(gè)值只有一個(gè)位元發(fā)生變化。使用格雷碼可以減少地址指針在變化時(shí)的不穩(wěn)定性,從而減少在時(shí)鐘邊沿時(shí)的不穩(wěn)定狀態(tài)。
- 地址指針的更新方式:
- 標(biāo)準(zhǔn)范式的FIFO:地址指針在每個(gè)時(shí)鐘周期朝一個(gè)方向遞增或遞減,用于確定要讀取或?qū)懭氲奈恢谩T趯?xiě)入數(shù)據(jù)時(shí),寫(xiě)指針增加;在讀取數(shù)據(jù)時(shí),讀指針增加。
- 采用格雷碼的FIFO:格雷碼地址指針的更新方式相對(duì)復(fù)雜一些。格雷碼的特性使得在更新時(shí)只有一個(gè)位發(fā)生變化,這樣可以減少指針變化的不穩(wěn)定性。在讀寫(xiě)操作時(shí),格雷碼地址指針的更新可能需要一些額外的邏輯。
- 時(shí)序穩(wěn)定性:
- 標(biāo)準(zhǔn)范式的FIFO:由于二進(jìn)制地址指針的性質(zhì),通用FIFO在時(shí)序上需要額外的同步邏輯,以確保地址指針的穩(wěn)定傳遞。這尤其在不同時(shí)鐘域的情況下需要考慮。
- 采用格雷碼的FIFO:格雷碼的特性減少了地址變化的不穩(wěn)定性,因此在一些時(shí)序方面可能更容易處理。但格雷碼的使用可能需要更多的邏輯來(lái)實(shí)現(xiàn)。
選擇使用哪種FIFO設(shè)計(jì)取決于具體的應(yīng)用需求和時(shí)序約束。格雷碼的FIFO在一些特定情況下可能提供一些優(yōu)勢(shì),但也需要權(quán)衡設(shè)計(jì)的復(fù)雜性。
-
fifo
+關(guān)注
關(guān)注
3文章
389瀏覽量
43855 -
信號(hào)
+關(guān)注
關(guān)注
11文章
2804瀏覽量
77099 -
時(shí)鐘域
+關(guān)注
關(guān)注
0文章
52瀏覽量
9573 -
異步FIFO
+關(guān)注
關(guān)注
0文章
20瀏覽量
8409
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
基于FPGA的異步FIFO的實(shí)現(xiàn)
![基于FPGA的<b class='flag-5'>異步</b><b class='flag-5'>FIFO</b>的實(shí)現(xiàn)](https://file.elecfans.com/web1/M00/54/4A/o4YBAFsp4nCAB2UBAAB9-eipG_U916.png)
詳細(xì)討論異步FIFO的具體實(shí)現(xiàn)???
請(qǐng)問(wèn)SPI使用FIFO和不使用有什么區(qū)別?使用FIFO效率更高嗎?
異步FIFO的VHDL設(shè)計(jì)
Camera Link接口的異步FIFO設(shè)計(jì)與實(shí)現(xiàn)
異步FIFO的設(shè)計(jì)分析及詳細(xì)代碼
![<b class='flag-5'>異步</b><b class='flag-5'>FIFO</b>的設(shè)計(jì)分析及詳細(xì)代碼](https://file1.elecfans.com//web2/M00/A6/E5/wKgZomUMQR2Ad5ApAAA6R613b6c264.png)
利用VHDL語(yǔ)言和格雷碼對(duì)地址進(jìn)行編碼的異步FIFO的設(shè)計(jì)
![利用VHDL語(yǔ)言和<b class='flag-5'>格</b><b class='flag-5'>雷</b><b class='flag-5'>碼</b>對(duì)地址進(jìn)行編碼的<b class='flag-5'>異步</b><b class='flag-5'>FIFO</b>的設(shè)計(jì)](https://file.elecfans.com/web1/M00/A0/28/pIYBAF1DlbuAH8_OAACBXUHQFTw103.jpg)
異步FIFO用格雷碼的原因有哪些
異步fifo詳解
FIFO設(shè)計(jì)—異步FIFO
![<b class='flag-5'>FIFO</b>設(shè)計(jì)—<b class='flag-5'>異步</b><b class='flag-5'>FIFO</b>](https://file1.elecfans.com/web2/M00/88/BE/wKgaomRwac2AG6kWAAASYuKvLbc378.jpg)
同步FIFO和異步FIFO的區(qū)別 同步FIFO和異步FIFO各在什么情況下應(yīng)用
關(guān)于另外一種設(shè)計(jì)異步FIFO的簡(jiǎn)介
![關(guān)于另外一種設(shè)計(jì)<b class='flag-5'>異步</b><b class='flag-5'>FIFO</b>的簡(jiǎn)介](https://file1.elecfans.com/web2/M00/A9/7E/wKgaomUx6rCAfcutAABTnlhfz5M425.jpg)
同步FIFO和異步FIFO區(qū)別介紹
![同步<b class='flag-5'>FIFO</b>和<b class='flag-5'>異步</b><b class='flag-5'>FIFO</b><b class='flag-5'>區(qū)別</b>介紹](https://file1.elecfans.com/web2/M00/EB/91/wKgZomZetI6ACXETAAAiwkYcoTM829.png)
評(píng)論