1 . TCSPC技術(shù)原理

TCSPC時間相關(guān)單光子計數(shù)技術(shù)是一種成熟且通用的單光子計數(shù)技術(shù)，是一種功能強大的分析方法，目前廣泛應(yīng)用于熒光壽命測量、時間分辨光譜、熒光壽命成像、飛行時間測量等眾多領(lǐng)域，尤其是在生命科學(xué)和基礎(chǔ)物理學(xué)中使用。

TCSPC技術(shù)使用高重復(fù)頻率的脈沖激光器作為光源，使用高靈敏度探測器對信號多次重復(fù)測量，計量離散光子脈沖實現(xiàn)甄別信號，把探測器探測到的信號看成單個光子形成的脈沖序列，每當(dāng)探測器輸出一個脈沖則代表探測到一個光子，不是記錄脈沖強度，而是記錄脈沖密度來實現(xiàn)測量。

單光子探測器的輸出信號是對應(yīng)于探測到單個光子的隨機分布的脈沖序列。一般情況下，一個信號周期內(nèi)探測到多于一個光子的幾率是很小的，有些信號周期會探測到一個光子，也有可能許多信號周期內(nèi)沒有檢測到光子。

當(dāng)探測到一個光子時，就可以在信號周期內(nèi)測得與探測器脈沖對應(yīng)的時間。每記錄一次這樣的事件(光子)，就在對應(yīng)的存儲單元中加“1”，該存儲單元的地址與探測時間對應(yīng)。在記錄了許多光子之后，就可以根據(jù)存儲器中各個單元的光子數(shù)，得到探測時間的分布，即光脈沖的波形。

TCSPC技術(shù)將多個激光脈沖周期采集到的光子信號累積，光子信號與激光同步信號之間具有時間相關(guān)性，會在時域上形成光子計數(shù)峰，同時剔除隨機分布在各個時刻，計數(shù)值較少的暗計數(shù)。如圖1所示為TCSPC計數(shù)原理。

圖1 TCSPC計數(shù)原理

2 .TCSPC計數(shù)FPGA實現(xiàn)

在普通的激光測距系統(tǒng)中，可以將經(jīng)過TDC時間數(shù)字轉(zhuǎn)換技術(shù)求取的時刻值通過傳輸接口，傳輸給上位機軟件或直接由MCU進行處理，得到測距值。但是在多通道、高重頻單光子激光三維成像系統(tǒng)中，為了得到高質(zhì)量的圖像信息，勢必需要大容量的點云數(shù)據(jù)，進行分析，此時，需要進行實時的在線處理，完成圖像數(shù)據(jù)的提取。

圖2為時間相關(guān)單光子技術(shù)模塊結(jié)構(gòu)圖，在這里，等比鑒別器我們將在后續(xù)的文章中做具體的講解，而時間數(shù)字轉(zhuǎn)換器的FPGA實現(xiàn)前面已分多個章節(jié)講解過，在這里主要講解，如何在FPGA中實現(xiàn)在線的TCSPC的累積，即生成柱狀圖。有需要的讀者，可以聯(lián)系筆者，下載程序，或者一起探討。

圖2 時間相關(guān)單光子技術(shù)模塊

其實,FPGA實現(xiàn)TCSPC的累積相對比較簡單，也就是統(tǒng)計時刻值的個數(shù)。通過FPGA內(nèi)的RAM模塊進行實現(xiàn)，如圖３所示。

將計算得到的TDC值作為RAM的讀寫地址，首先將當(dāng)前的時刻值的統(tǒng)計值從RAM中讀出，然后完成加１，將新的計數(shù)值存在RAM中，這樣完成一個TCSPC累積，根據(jù)系統(tǒng)具體的累積時間要求，完成TCSPC的累積。

圖3時間相關(guān)光子計數(shù)FPGA實現(xiàn)

根據(jù)上次基于多相位的TDC設(shè)計，輸出的TDC值位寬為16bit，因此在這里設(shè)置簡單雙端口RAM的界面如圖4所示，數(shù)據(jù)位寬為16bit,即累積最大的值為65536，數(shù)據(jù)深度為65536(根據(jù)TDC的位寬決定)。

圖4 RAM IP核設(shè)置

//* tb文件，從文件中讀取仿真數(shù)據(jù) //

reg [15:0]TDC_data[4999:0];

integer i;

initial

begin

i=0;

begin

$readmemh("D:/TDC_data.txt",TDC_data,0,4999);

end

forever

begin

@(posedge Clk_in or posedge Reset)

if(Reset == 1'b1)

begin

TDC_Data1 <= 12'd0;

TDC_Data_Valid1 <= 1'b0;

end

else

begin

i <= i+1;

TDC_Data1 <= TDC_data[i];

TDC_Data_Valid1<= 1'b1;

end

end

end

// FPGA部分代碼 //

ram_enb <= 1'b0;

ram_ena <= 1'b1;

ram_wea <= 1'b1;

ram_addra <= TDC_Data;

ram_dina <= ram_doutb + 16'd1; //讀出RAM值進行+1

if(acc_cnt == 16'd5000)//累積5000個數(shù)據(jù)結(jié)束

begin

ms_ram <= 4'd4;

acc_cnt <= 16'd0;

end

else

begin

fms_ram <= 4'd0;

acc_cnt <= acc_cnt + 16'd1;

end

圖5為TCSPC仿真結(jié)果圖，在這里累積了5000個點，在實際程序中，可以按累積時間點來計算，也可以按數(shù)據(jù)點數(shù)來計算。和圖6 Matlab程序進行比較，得出FPGA的計算結(jié)果是正確的。

圖5 TCSPC FPGA仿真結(jié)果

圖6為TCSPC Matlab計算結(jié)果圖