通道定義
(1)讀&寫(xiě)地址通道(ARC&AWC):
寫(xiě)入本次傳輸操作所需的地址和控制信息,讀寫(xiě)操作都擁有各自的地址通道。
(2)讀數(shù)據(jù)通道(RC):
讀數(shù)據(jù)通道上包括從機(jī)發(fā)送給主機(jī)的讀數(shù)據(jù),以及從機(jī)對(duì)于本次讀傳輸操作的回復(fù),具體的讀操作狀態(tài)回復(fù)情況會(huì)在之后討論??偩€數(shù)據(jù)位寬可以是 8,16,64,128,256,512 或者是 1024 比特。
(3)寫(xiě)數(shù)據(jù)通道(WC):
寫(xiě)數(shù)據(jù)通道用于將主機(jī)的寫(xiě)數(shù)據(jù)傳輸至從機(jī),位寬和RC的數(shù)據(jù)位寬相同。WC 有一點(diǎn) RC 所不具有的特性是擁有 STROBE 信號(hào),用于標(biāo)識(shí)寫(xiě)數(shù)據(jù)中有效的傳輸字節(jié)。即有些無(wú)效的數(shù)據(jù),出于減少主機(jī)工作量的目的,或者在讀寫(xiě)寬度不對(duì)稱(chēng)時(shí),被放到寫(xiě)數(shù)據(jù)通道上和有效數(shù)據(jù)一起發(fā)送。而 STROBE 的信號(hào)的作用就是標(biāo)識(shí)出這些無(wú)用的數(shù)據(jù),告知從機(jī)不需要接收無(wú)用數(shù)據(jù)。(Master:我太懶,以至于把所有信號(hào)都送過(guò)來(lái)了)
寫(xiě)數(shù)據(jù)通道設(shè)計(jì)有緩存,可超前于從機(jī)響應(yīng)本次傳輸操作,發(fā)起下一次寫(xiě)傳輸操作。
(4)寫(xiě)回復(fù)通道(RC):
用于從機(jī)將寫(xiě)操作響應(yīng)回復(fù)給主機(jī)。所有寫(xiě)傳輸操作都需要以寫(xiě)回復(fù)通道上接收寫(xiě)響應(yīng)作為完成信號(hào)。再次強(qiáng)調(diào),寫(xiě)回復(fù)是針對(duì)一次傳輸操作(transcation)的,而不是針對(duì)每一次寫(xiě)數(shù)據(jù)(data transfer)。
那么問(wèn)題來(lái)了,為什么只有寫(xiě)回復(fù)通道而沒(méi)有讀回復(fù)通道呢?
這個(gè)問(wèn)題可以從數(shù)據(jù)流向看出來(lái),主機(jī)在讀取數(shù)據(jù)時(shí),數(shù)據(jù)在讀通道上傳輸,流向?yàn)閺臋C(jī)到主機(jī)。而讀回復(fù)由從機(jī)向主機(jī)報(bào)告讀操作的情況,信號(hào)的數(shù)據(jù)流向也是從機(jī)到主機(jī),所以讀回復(fù)可以合并在讀數(shù)據(jù)通道中,搭個(gè)順風(fēng)車(chē)。
但寫(xiě)回復(fù)通道的數(shù)據(jù)流向就和寫(xiě)數(shù)據(jù)相反。寫(xiě)數(shù)據(jù)是從主機(jī)到從機(jī),而寫(xiě)回復(fù)為從機(jī)報(bào)告寫(xiě)操作的完成情況,流向?yàn)閺臋C(jī)到主機(jī),無(wú)法合并到寫(xiě)數(shù)據(jù)通道中,另一方面,寫(xiě)回復(fù)又是不可或缺的,所以就有了一條獨(dú)立的寫(xiě)回復(fù)通道。
-
數(shù)據(jù)
+關(guān)注
關(guān)注
8文章
7139瀏覽量
89579 -
總線
+關(guān)注
關(guān)注
10文章
2903瀏覽量
88397 -
通道
+關(guān)注
關(guān)注
0文章
60瀏覽量
20409 -
AXI
+關(guān)注
關(guān)注
1文章
128瀏覽量
16712
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
Xilinx zynq AXI總線全面解讀
![Xilinx zynq <b class='flag-5'>AXI</b><b class='flag-5'>總線</b>全面解讀](https://file.elecfans.com/web1/M00/C8/5B/pIYBAF9uCNqAZnQzAAF4ds2Zllw996.jpg)
ARM+FPGA開(kāi)發(fā):基于AXI總線的GPIO IP創(chuàng)建
![ARM+FPGA開(kāi)發(fā):基于<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>的GPIO IP創(chuàng)建](https://file.elecfans.com/web1/M00/C7/F3/o4YBAF9uH8WAI1xaAACU82QQce4263.png)
ZYNQ & AXI總線 & PS與PL內(nèi)部通信(用戶自定義IP)
玩轉(zhuǎn)Zynq連載3——AXI總線協(xié)議介紹1
AXI總線的相關(guān)資料下載
看看在SpinalHDL中AXI4總線互聯(lián)IP的設(shè)計(jì)
AMBA AXI總線學(xué)習(xí)筆記
你必須了解的AXI總線詳解
![你必須了解的<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>詳解](https://file.elecfans.com/web1/M00/C9/3D/o4YBAF-ANT6AQOFAAAEUW1qNxdI322.png)
ZYNQ中DMA與AXI4總線
![ZYNQ中DMA與<b class='flag-5'>AXI</b>4<b class='flag-5'>總線</b>](https://file.elecfans.com/web1/M00/CE/1F/pIYBAF-fe1OAQWdOAADIZD4QHUg484.png)
AXI總線學(xué)習(xí)(AXI3&4)
![<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>學(xué)習(xí)(<b class='flag-5'>AXI</b>3&4)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
AXI總線工作流程
![<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>工作流程](https://file1.elecfans.com/web2/M00/88/AB/wKgZomRu00eAc7cpAAC66yQMYnA903.jpg)
評(píng)論