▼關(guān)注公眾號(hào):工程師看海▼ 大家好,我是工程師看海,原創(chuàng)文章感謝點(diǎn)贊分享!
SI(信號(hào)完整性)研究的是信號(hào)的波形質(zhì)量,而PI(電源完整性)研究的是電源波形質(zhì)量, PI研究的對(duì)象是PDN(Power Distribution Network,電源分配網(wǎng)絡(luò)),它是從更加系統(tǒng)的角度來研究電源問題,消除或緩解電源噪聲,滿足負(fù)載對(duì)不同頻率電流的需求,為負(fù)載提供干凈、穩(wěn)定、可靠的電源,和SI一樣,PI也是PCB工程師的基本要求之一,拉線拉的好不好,PDN是重要考核方向之一。
前文有詳細(xì)介紹信號(hào)完整性,本節(jié)是介紹電源完整性,二者有什么差異呢?SI的分析基礎(chǔ)是傳輸線,而PI的分析基礎(chǔ)是傳輸平面,SI的常見整改方法有修改走線寬度、長度、參考層,而PI的整改方法有修改電源平面/地平面的走線、優(yōu)化匹配電容器值、電容數(shù)量或安裝方式等。
在手機(jī)基帶硬件設(shè)計(jì)中,或者其他電路系統(tǒng)中,PDN應(yīng)該是最復(fù)雜的互聯(lián)結(jié)構(gòu),我也建議新手從電源開始,這里的電源包含兩個(gè)方面,第一個(gè)方面是電源結(jié)構(gòu)基礎(chǔ),包括BUCK、LDO等電源架構(gòu),以前的文章已經(jīng)有詳細(xì)介紹,通過電源樹(power tree)可以基本了解手機(jī)上各模塊的電源需求,以書籍《從器件認(rèn)知到手機(jī)基帶電路設(shè)計(jì)》的5.3 power path章節(jié)中的電源結(jié)構(gòu)為例,整理得到下圖的power tree。
注意:圖中的數(shù)據(jù)只是示例,具體還是要以實(shí)際電路為準(zhǔn),從上面的電源樹中,就可以挖掘出很多信息,比如對(duì)功耗敏感的LDO,只有U5和U6效率可以,其他LDO效率都很低,這就需要再優(yōu)化電源結(jié)構(gòu),提供電源利用率,還有其他信息可以挖掘,前文已經(jīng)有介紹,這里不再贅述。
第二個(gè)方面便是PDN,PDN可以保證整個(gè)系統(tǒng)工作的有效性,避免負(fù)載在復(fù)雜工作條件下,電壓波動(dòng)超標(biāo),導(dǎo)致系統(tǒng)異常,由此方能完成從電源源端到互聯(lián)鏈路最終到負(fù)載的完整設(shè)計(jì),深刻了解電源后會(huì)讓你對(duì)手機(jī)整體設(shè)計(jì)有個(gè)總的印象,會(huì)對(duì)整個(gè)硬件系統(tǒng)有更加深刻的認(rèn)識(shí),往后做充電、音頻、屏幕相機(jī)、傳感器,要從容的多。
上述兩個(gè)方面,前者是電源工程師的重點(diǎn),后者是電源完整性工程師的重點(diǎn),相比于電源工程師,PDN更關(guān)注電源路徑及終端,PDN鏈路起始于電源模塊VRM(voltage regulator model)包括路上的PCB走線、電容、過孔, package和Die電容等,鏈路紛繁復(fù)雜,需要以系統(tǒng)性角度來分析PDN問題,并優(yōu)化PDN,最終達(dá)到為芯片提供穩(wěn)定干凈的電源的目的。
我們在設(shè)計(jì)PDN時(shí),關(guān)注直流和交流兩部分。
直流部分即△V=△I*R,從VRM到IC是有串聯(lián)電阻存在的,通過直流電時(shí)就會(huì)產(chǎn)生壓降,比如1A的電流通從VRM到達(dá)負(fù)載,線路電阻是10mΩ的的話,就會(huì)產(chǎn)生1*0.01=0.01V的壓降,這個(gè)壓降就是常說的IR drop,負(fù)載電流不是一個(gè)固定值,是不斷在變化的,因此IR drop也是一個(gè)變化值,比如當(dāng)負(fù)載在2A工作時(shí),那么2*0.01=0.02V,就會(huì)產(chǎn)生0.02V的壓降,這和前文中介紹LDO的走線情況很像。
但是負(fù)載不會(huì)穩(wěn)定的工作在一個(gè)電流值,比如玩游戲時(shí),CPU會(huì)進(jìn)行各種復(fù)雜的運(yùn)算,GPU會(huì)進(jìn)行復(fù)雜的渲染,這些芯片內(nèi)部的開關(guān)都在高速工作,使得其從電源抽取的電流變的很復(fù)雜,分析這復(fù)雜的時(shí)變電流,就不能用電阻了,就需要引入和時(shí)間和頻率相關(guān)的參數(shù),即阻抗Z(阻抗=電阻+容抗+感抗),電壓的波動(dòng)是由電流的波動(dòng)引起的。
我們再回到經(jīng)典的計(jì)算公式△V=△I*R,現(xiàn)在稍微改變一下,那么就變成了△V=△I*Z,R是常數(shù)與頻率無關(guān),而Z就與頻率有關(guān)了,△V是電流改變時(shí)引起的電壓變化量,如果△V太大了,超出了負(fù)載允許的電壓波動(dòng),那就是危險(xiǎn)的事情了,通常負(fù)載能容忍的電壓波動(dòng)是典型值的5%或3%(具體以實(shí)際負(fù)載的手冊為準(zhǔn)),因此電壓波動(dòng)就避免超過這5%或3%。比如下圖中,負(fù)載需要0.75V的電壓,假設(shè)負(fù)載最大能容忍3%的電壓波動(dòng),即最大能接受0.75*0.03=0.0225V的電壓波動(dòng),而實(shí)際電壓波動(dòng)僅有0.015V,這就滿足負(fù)載的需求。
我們再來看公式△V=△I*Z,簡單變形得到下面公式
那么只要我們實(shí)際電路的PDN阻抗Z足夠小,Z小到一定程度后,電流波動(dòng)引起的電壓波動(dòng)(△I*Z)就會(huì)小于△Vmax,那么此時(shí)的阻抗就是目標(biāo)阻抗Ztarget,所以我們設(shè)計(jì)PDN的原理就是通過優(yōu)化鏈路上的阻抗Z,使它低于目標(biāo)阻抗Ztarget,這樣就保證電壓可以滿足負(fù)載的需求了,簡言之,就是通過約束阻抗來約束電源波動(dòng),我需要知道目標(biāo)阻抗,并且要知道線路電容上那些電容的具體型號(hào),而且還需要精準(zhǔn)的仿真,才能得到可靠的設(shè)計(jì)。
比如上圖就是阻抗頻率曲線,如果負(fù)載工作頻率單一,只以一個(gè)固定的頻率工作,假設(shè)工作電流是一個(gè)單一頻率的正弦電流,那么阻抗優(yōu)化就變的簡單了,只要這個(gè)頻率的阻抗低于目標(biāo)阻抗就行,但是實(shí)際情況很復(fù)雜,我們不知道復(fù)雜的具體工作頻率,所以為了保險(xiǎn)起見,我們控制的是一定頻段內(nèi)的阻抗,而不是直流或單一頻率的阻抗,這看起來是一種過設(shè)計(jì),但是確實(shí)非常安全的設(shè)計(jì)。藍(lán)色曲線就是我們的目標(biāo)阻抗,我們要做的就是優(yōu)化這一頻段內(nèi)PDN阻抗(Feffective頻率內(nèi)),使得實(shí)際紅色阻抗在負(fù)載要求的頻帶內(nèi)低于目標(biāo)藍(lán)色阻抗。
PDN的基本概念和原理就先介紹到這里,下一節(jié)介紹相關(guān)PDN優(yōu)化策略,用于指導(dǎo)實(shí)際PCB布局布線和電容器件的選型優(yōu)化。
如果看到這里,請點(diǎn)贊、收藏、分享三連!
限時(shí)免費(fèi)掃碼進(jìn)群,交流更多行業(yè)技術(shù)
審核編輯 黃宇
-
電源
+關(guān)注
關(guān)注
184文章
17841瀏覽量
251820 -
PDN
+關(guān)注
關(guān)注
0文章
83瀏覽量
22760 -
PCB走線
+關(guān)注
關(guān)注
3文章
134瀏覽量
13974
發(fā)布評(píng)論請先 登錄
相關(guān)推薦
PCB走線基礎(chǔ)(一):電源完整性與PDN設(shè)計(jì)
![<b class='flag-5'>PCB</b><b class='flag-5'>走</b><b class='flag-5'>線</b>基礎(chǔ)(<b class='flag-5'>一</b>):<b class='flag-5'>電源</b><b class='flag-5'>完整性</b>與<b class='flag-5'>PDN</b>設(shè)計(jì)](https://file.elecfans.com//web2/M00/A0/6A/pYYBAGQ-F42AdDguAAT86p8M5Xo332.jpg)
搞定電源完整性,不如先研究PDN
![搞定<b class='flag-5'>電源</b><b class='flag-5'>完整性</b>,不如先研究<b class='flag-5'>PDN</b>](https://file1.elecfans.com/web2/M00/ED/58/wKgZomZqxvWADghlAAARzGmg_FI053.png)
搞定電源完整性,不如先研究PDN!
信號(hào)完整性 & 電源完整性 誰更重要呢?
【送書福利】不懂PDN談何電源完整性?請收下這本PDN設(shè)計(jì)指導(dǎo)硬核書
電源完整性(PI)設(shè)計(jì)以及測試方法
PCB電源完整性設(shè)計(jì)指導(dǎo)
什么是電源和信號(hào)完整性?
介紹一種電源完整性的分析方法
電源完整性(PI)分析法
如何使用您的PCB走線寬度來改善信號(hào)完整性
PCB PDN design guidelines (PCB電源完整性設(shè)計(jì)指導(dǎo)) ------PCB疊放準(zhǔn)則
![<b class='flag-5'>PCB</b> <b class='flag-5'>PDN</b> design guidelines (<b class='flag-5'>PCB</b><b class='flag-5'>電源</b><b class='flag-5'>完整性</b>設(shè)計(jì)指導(dǎo)) ------<b class='flag-5'>PCB</b>疊放準(zhǔn)則](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
PCB PDN design guidelines (PCB電源完整性設(shè)計(jì)指導(dǎo)) ------PCB布局指南
![<b class='flag-5'>PCB</b> <b class='flag-5'>PDN</b> design guidelines (<b class='flag-5'>PCB</b><b class='flag-5'>電源</b><b class='flag-5'>完整性</b>設(shè)計(jì)指導(dǎo)) ------<b class='flag-5'>PCB</b>布局指南](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
PCB走線的電源完整性和PDN設(shè)計(jì)
![<b class='flag-5'>PCB</b><b class='flag-5'>走</b><b class='flag-5'>線</b>的<b class='flag-5'>電源</b><b class='flag-5'>完整性</b>和<b class='flag-5'>PDN</b>設(shè)計(jì)](https://file1.elecfans.com/web2/M00/AF/00/wKgZomVMViKACMFxAABA_gOB8-s601.png)
評(píng)論