ShareMemory，顧名思義就是共享內存。這個概念在很多計算機系統中都存在，本文特指 EC SRAM 映射到 CPU Memory 空間的共享內存設計。

01—ShareMemory 簡介

此處的 ShareMemory 特指，在 EC 和 CPU(x86/ARM) 通過 eSPI/LPC 總線連接的系統中，EC SRAM 映射到 Host Memory 空間。當 Host 端需要訪問 EC SRAM 時，就和訪問 Host 的 Memory 一樣簡便。

ShareMemory 的設計極大提高了CPU 和 EC 之間的數據傳輸效率。

eSPI/LPC 的 Master Controller，一般作為一個 PCI 設備存在。因此可以通過修改 eSPI/LPC Controller 的 PCI 配置空間寄存器將指定的 IO 空間和 Memory 空間等資源分配給 eSPI/LPC Master Controller。

當 OS 或者應用軟件通過 CPU 指令訪問指定 IO端口，或者訪問指定 Memory 地址時，訪問操作會被轉發至 eSPI/LPC 的

Controller。最終由 eSPI/LPC Controller

生成通訊協議發送給 eSPI/LPC 總線上連接的從設備，如下圖所示。

eSPI/LPC Slave 一般有 EC、BMC、SIO 等。以EC 為例，當從設備接到 eSPI/LPC 總線上的 Memory Cycle后，eSPI/LPC Slave Controller 就會解碼 Memory 地址。

如果發現該地址在配置的Memory 空間內，eSPI/LPC Slave Controller 就會把數據寫入指定的 SRAM，或者將指定SRAM 的值返回。如此就完成了 EC SRAM 映射到 CPU Memory 空間，這就是 EC ShareMemory 實現的原理。

02—CPU 端的配置

由于設計上的差異，不同 CPU 針對

ShareMemory 的配置有所不同。

x86 Intel 平臺

在 Intel 平臺上，eSPI 和 LPC Controller 都是作為一個 PCI 設備存在，兩個控制器的 PCI 設備號一致，都是B0:D31:F0，實際使

用時二選一。

如下圖所示，配置 Offset 98h 寄存器，即可把 CPU 的指定Memory 空間分配給

eSPI/LPC Master Controller。

x86 AMD 平臺

在 AMD 平臺上 eSPI 的配置寄存器先被映射到指定的 Memory 空間。配置eSPI MMIO 寄存器即可把指定的CPU Memory 空間分配給 eSPI 控制器。eSPI 配置空間基地址為 0xFEC2_0000，MMIO 基地址配置寄存器為 Offset 50/54/58/5C，長度配置寄存器為 Offset 60/64。

注意 : 此處的寄存器配置后直接生效。

ARM Phytium 平臺

飛騰平臺上的 LPC Controller 作為一個外設存在，支持 DMA模式、IO模式、

Memory模式、FirmwareMemory 模式。

由寄存器 INT_APB_SPCE_CONF 配置，每個模塊占用Memory 空間大小為 32M。

如下表格所示訪問 CPU Memory 空間 0x20000062，會發起 LPC 的 IO Cycle（IO Port 62）。

訪問 CPU Memory 空間 0x22000000，

會發起 LPC 的 Memory Cycle。

LPC Controller 的 CPU Memory 資源劃分如下：

其他 CPU 平臺

eSPI/LPC Master Controller 的資源分配方法在不同的 CPU 平臺上都不一樣，需要

根據 CPU 指導手冊完成配置。

03—EC 端的配置

EC 的硬件設計中，一般有個

ShareMemory Controller，作為一個SIO設備存在，負責處理 eSPI/LPC 總線上的 Memory Cycle。

EC 端有如下兩個參數需要配置：

第一，指定可識別的 Host 端的Memory 基地址。這就指明了 EC 可解碼的

Host Memory 起始地址。配置寄存器一般位于 SIO 配置空間。

第二，指定EC端匹配的 SRAM 基地址和長度。這就指明了 EC 端的某段

SRAM 空間被映射到 Host Memory 空間。配置寄存器一般位于 EC 的

ShareMemory Controller 內。

上述2個配置參數的配置方法以及寄存器位置，查閱對應 EC 芯片的用戶手冊即可獲取。如下圖所示，是基于 eSPI 總線實現

ShareMemory 訪問功能后，Host 讀寫

EC SRAM 的通訊波形。

EC 端和 CPU 端都完成相應配置后，在OS 下訪問 Memory 即可訪問到指定的 EC SRAM 存儲區間。

下圖 Intel ADL 平臺和 EC 的配置結果，最終實現了 EC SRAM 0x300映射到

Host Memory 空間的 0xFE800300 位置。

下圖是 AMD Ryzen7840 平臺和 EC 配置結果，最終實現了 EC

SRAM 0x300 映射到 Host Memory 空間的 0xFE0B0300 位置。

04—ShareMemory 的應用

ShareMemory 的目的就是把 EC 的 SRAM 存儲映射到 CPU Memory 空間，如此 CPU 就可以快速完成大量的 EC 數據訪問。使用 EC 端提供的

ShareMemory Semaphore，Host 訪問完 EC SRAM 還可以通知 EC 內核。

ACPI 規范定義的 ECI 也可以訪問 EC SRAM，但是涉及到狀態位的等待同步，訪問速度沒有 ShareMemory 快。

因此 Host 和 EC 之間有大量數據需要傳遞的時候，ShareMemory 就是第一方案。當然EC SRAM也可以映射到 CPU的 IO 空間，實現原理一樣。只是方向 CPU IO端口，最終會在eSPI/LPC 總線上發起 IO Cycle，EC端接到后按映射關系轉換為 SRAM的訪問即可。