那曲檬骨新材料有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

時序優(yōu)化之接收端打拍策略探討

冬至子 ? 來源:芯時代青年 ? 作者:尼德蘭的喵 ? 2023-12-04 10:20 ? 次閱讀

這篇文章是探討對接收端進行時序優(yōu)化(即ready打拍,或稱backward打拍)的方式。

ready本身是不攜帶任何隨路信息的,但如果因此就覺得可以簡單把ready打一拍來進行時序優(yōu)化那就大錯特錯了,要不然可以試一試看看錯的多離譜。

無論valid打拍還是ready打拍,都需要將控制信號(valie或ready)和傳輸信息(data)進行寄存,因此二者的資源消耗是沒有明顯區(qū)別的。因此我們還是要借助兩個寄存器

module dffse #(
	parameter WIDTH = 1
)(
	input 			clk,
	input 			rst_n,
	input  	[WIDTH -1:0]	d,
	input			en,
	output reg[WIDTH -1:0]	q
);
always @(posedge clk or negedge rst_n)begin
	if(~rst_n)  q <={WIDTH{1'b1}};
	else if(en) q <= d;
end
endmodule

module dffe#(
	parameter WIDTH = 1
)(
	input 			clk,
	input  	[WIDTH -1:0]	d,
	input	    		en,
	output reg[WIDTH -1:0]	q
);
always @(posedge clk)begin
	if(en) q <= d;
end
endmodule

這次用了dffse寄存器,說白了就是復位值為全1寄存器,沒什么稀奇的。

那么對于ready打拍,關鍵點顯然就是data_in_ready的控制邏輯,不過這個邏輯不是太容易理解,所以咱們鏡像著data_in_valid的打拍來看。還記得fw_pipe中對data_in_valid打拍的方法么:

wire in_valid_en = data_in_ready;
wire in_valid_d  = data_in_valid;
wire in_valid_q;
dffre #(.WIDTH(1))
u_in_valid_dffre(
	.clk(clk),
	.rst_n(rst_n),
	.d(in_valid_d),
	.en(in_valid_en),
	.q(in_valid_q)
);
assign data_in_ready  = data_out_ready || (~in_valid_q);
assign data_out_valid = in_valid_q;

那咱們鏡像的來做bw_pipe中data_in_ready的邏輯應該是:

wire out_ready_en = data_out_valid;
wire out_ready_d  = data_out_ready;
wire out_ready_q;
dffse #(.WIDTH(1))
u_out_ready_dffse(
	.clk(clk),
	.rst_n(rst_n),
	.d(out_ready_d),
	.en(out_ready_en),
	.q(out_ready_q)
);
assign data_out_valid = data_in_valid || (~out_ready_q);
assign data_in_ready = out_ready_q;

深深地感受下代碼的對稱之美!那么在fw_pipe中u_in_valid_dffre寄存的狀態(tài)是發(fā)送端是否有發(fā)送數(shù)據(jù)的請求,那么對應的bw_pipe中u_out_ready_dffse寄存的狀態(tài)是什么呢?自然是接收端是否有接收數(shù)據(jù)的能力,因此這個寄存器的復位值應該為1(就算上來下游就堵住了,pipe里至少能緩存一拍數(shù))。

因此當該寄存器值為1時表明pipe內是空的,為0時表示pipe內有一筆數(shù),所以也就構成了data_out_valid的一部分邏輯。

data_out_valid雖然是我們通過鏡像對稱得到的,但是也要理解所以然。當out_ready_q == 0時表明pipe中有一筆數(shù)那么data_out_valid必然為1,此外無論out_ready_q什么狀態(tài)只要data_in_valid == 1那么也表明向下游傳輸?shù)臄?shù)據(jù)已經(jīng)準備好了,data_out_valid也需要為1(對ready打拍,那么必然valid是存在bypass通路的。你想想在對valid進行打拍時,ready是不是有一條bypass通路)。

而out_ready_d = data_out_ready就需要感受一下了,如果這拍向下游握手成功了那么無論如何下一拍bw_pipe也是空的了。你結合data_out的邏輯一起品一品:

wire 		 data_en = data_in_valid && data_in_ready;
wire [WIDTH -1:0]data_d  = data_in;
wire [WIDTH -1:0]data_q;
dffe #(.WIDTH(WIDTH))
u_in_data_dffe(
	.clk(clk),
	.d(data_d),
	.en(data_en),
	.q(data_q)
);

assign data_out       = out_ready_q ? data_in : data_q;

如果當拍out_ready_q == 0(bw_pipe內有數(shù))則取走data_q,否則直接通過bypass通路取走data_in。那是不是意味著,只有對下游握手了,下一拍的bw_pipe中就一定沒有數(shù)了!

問題解決啦,最后的代碼就完整的出來了呀:

module bw_pipe #(
	parameter WIDTH = 8)
(
	input clk,
	input rst_n,
	
	input [WIDTH -1:0]data_in,
	input 		  data_in_valid,
	output		  data_in_ready,
	
	output[WIDTH -1:0]data_out,
	output		  data_out_valid,
	input		  data_out_ready
);

wire out_ready_en = data_out_valid;
wire out_ready_d  = data_out_ready;
wire out_ready_q;
dffse #(.WIDTH(1))
u_out_ready_dffse(
	.clk(clk),
	.rst_n(rst_n),
	.d(out_ready_d),
	.en(out_ready_en),
	.q(out_ready_q)
);

wire 		 data_en = data_in_valid && data_in_ready;
wire [WIDTH -1:0]data_d  = data_in;
wire [WIDTH -1:0]data_q;
dffe #(.WIDTH(WIDTH))
u_in_data_dffe(
	.clk(clk),
	.d(data_d),
	.en(data_en),
	.q(data_q)
);

assign data_out_valid = data_in_valid || (~out_ready_q);
assign data_out       = out_ready_q ? data_in : data_q;
assign data_in_ready  = out_ready_q;

endmodule

當然了我們會發(fā)現(xiàn)一個特性,bw_pipe不像fw_pipe那樣會至少對數(shù)據(jù)打一拍,bw_pipe在通路暢通時data_in_valid/data_in是直接bypass到下游的,而通路阻塞時才會將數(shù)據(jù)在bw_pipe中寄存。

最后仍然借助auto_testbench驗證一下代碼:

圖片

圖片

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5363

    瀏覽量

    121158
  • 時序優(yōu)化

    關注

    0

    文章

    4

    瀏覽量

    1462
收藏 人收藏

    評論

    相關推薦

    時序優(yōu)化發(fā)送打拍策略解析

    打拍是進行時需優(yōu)化最常用和最簡單的方式之一,不過握手型協(xié)議的打拍和通常的使能型協(xié)議是不同的。
    的頭像 發(fā)表于 12-04 10:23 ?822次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>優(yōu)化</b><b class='flag-5'>之</b>發(fā)送<b class='flag-5'>端</b><b class='flag-5'>打拍</b><b class='flag-5'>策略</b>解析

    觸摸屏知識及軟件優(yōu)化策略

    觸摸屏知識及軟件優(yōu)化策略
    發(fā)表于 08-20 10:04

    【InTime試用體驗】使用簡易、策略選擇精確度高的一款時序優(yōu)化軟件

    解決FPGA時序優(yōu)化問題的軟件。InTime 內嵌學習引擎,可以智能分析FPGA設計,為綜合和布局布線提供更優(yōu)的策略組合。同時,根據(jù)對器件、設計和工具特點的了解,以及獨有的算法,InTime 可以生成最能滿足
    發(fā)表于 07-05 11:00

    幾個FPGA時序優(yōu)化簡單技巧

    特定模塊劃分到不同的時鐘域里;但異步時鐘域不宜太多。綜合時使用retiming,duplication;physical synthesis優(yōu)化,現(xiàn)在的綜合器這方面已經(jīng)足夠聰明了。預算允許可使用速度更快的芯片;這個也許是實現(xiàn) “不修改RTL又時序收斂” 的最可能的方式。
    發(fā)表于 06-07 17:55

    靜態(tài)時序優(yōu)化策略有哪些?

    變則通,通則久。事物都有其運行的規(guī)律,把握好規(guī)律,就能更好的實現(xiàn)人的目的。在數(shù)字后端設計中,時序優(yōu)化一直是關鍵問題,尤其追求高頻高性能的設計中,時許問題常常貫穿始終。大大小小二十幾個項目模塊后端工作
    發(fā)表于 12-10 07:37

    怎樣去設計SpaeeWire Codec接收時序

    SpaceWire Codec接收是什么?怎樣去設計SpaeeWire Codec接收時序?時鐘域可劃分為哪幾個模塊?如何實現(xiàn)多時鐘域
    發(fā)表于 04-08 07:10

    FPGA設計應用及優(yōu)化策略有哪些?

    EDA技術具有什么特征?FPGA是什么原理?FPGA設計應用及優(yōu)化策略基于VHDL的FPGA系統(tǒng)行為級設計
    發(fā)表于 04-15 06:33

    你知道RTL時序優(yōu)化迭代的技巧有哪些嗎

    專項優(yōu)化時序與門控精度的trade off。我優(yōu)化的模塊的一個典型的特點是低功耗要求很高,幾乎所有Always塊都會有綜合自動生成的時鐘門控。由于時鐘樹長差異和Setup要求更嚴,時鐘門控的E
    發(fā)表于 06-23 15:43

    基于FPGA時序優(yōu)化設計

    現(xiàn)有的工具和技術可幫助您有效地實現(xiàn)時序性能目標。當您的FPGA 設計無法滿足時序性能目標時,其原因可能并不明顯。解決方案不僅取決于FPGA 實現(xiàn)工具為滿足時序要求而優(yōu)化設計的能力,還取
    發(fā)表于 11-18 04:32 ?3348次閱讀

    FPGA設計中層次結構設計和復位策略影響著FPGA的時序

    FPGA設計中,層次結構設計和復位策略影響著FPGA的時序。在高速設計時,合理的層次結構設計與正確的復位策略可以優(yōu)化時序,提高運行頻率。
    發(fā)表于 02-15 15:15 ?1022次閱讀

    時序分析的優(yōu)化策略詳細說明

    本文檔的主要內容詳細介紹的是FPGA的時序分析的優(yōu)化策略詳細說明。
    發(fā)表于 01-14 16:03 ?17次下載
    <b class='flag-5'>時序</b>分析的<b class='flag-5'>優(yōu)化</b><b class='flag-5'>策略</b>詳細說明

    時序分析的優(yōu)化策略詳細說明

    本文檔的主要內容詳細介紹的是FPGA的時序分析的優(yōu)化策略詳細說明。
    發(fā)表于 01-14 16:03 ?19次下載
    <b class='flag-5'>時序</b>分析的<b class='flag-5'>優(yōu)化</b><b class='flag-5'>策略</b>詳細說明

    如何降低面積和功耗?如何優(yōu)化電路時序?

    1、如何降低功耗? (1) 優(yōu)化方向: 組合邏輯+時序邏輯+存儲 (2) 組合邏輯: ??(a)通過算法優(yōu)化的方式減少門電路 ??(b)模塊復用、資源共享 (3) 時序邏輯: ??(a
    發(fā)表于 02-11 15:30 ?2次下載
    如何降低面積和功耗?如何<b class='flag-5'>優(yōu)化</b>電路<b class='flag-5'>時序</b>?

    IC設計的特殊信號打拍方式及RR輪詢調度

    Axi總線打拍模塊通常會采用特殊設計的IP模塊,將所有axi總線信號互聯(lián)到axi打拍ip上,起到一個橋接的作用,能夠解決時序問題。
    發(fā)表于 10-03 15:26 ?1415次閱讀

    在valid ready協(xié)議中對ready進行timing修復打拍的方法

    首先將把目標設計想象成一個黑盒子,如圖1所示,我們的目標是將READY_DOWN通過打拍的方法獲得時序優(yōu)化
    的頭像 發(fā)表于 06-27 16:20 ?1415次閱讀
    在valid ready協(xié)議中對ready進行timing修復<b class='flag-5'>打拍</b>的方法
    7人百家乐官网桌子| 龙虎斗| 百家乐官网赌场娱乐网规则| 威尼斯人娱乐城佣金| 百家乐官网全讯网娱乐城| 百家乐长龙太阳城| 大发888娱乐场金沙| 转载24山五行相克| 澳门百家乐官网心理| 百家乐永利娱乐| 百家乐官网游戏真钱游戏| 淘宝博百家乐的玩法技巧和规则 | 豪杰百家乐官网游戏| 百家乐有诈吗| 金宝博百家乐官网现金| 大发888 注册| 实战百家乐博彩正网| 百家乐官网破解策略| 一起pk棋牌游戏| 百家乐的嬴钱法| 开心8娱乐城| 蓝盾百家乐庄家利润分| 现场百家乐官网牌路分析| 大发888真钱游戏娱乐城下载| 百家乐投注科学公式| 澳门赌百家乐官网心法| 娱乐城送彩金| 威尼斯人娱乐城官方网| 百家乐庄闲必赢| 网上百家乐官网有哪些玩法| 诸暨市| 皇冠即时走地| 威斯汀百家乐的玩法技巧和规则| 百家乐官网黏土筹码| 百家乐官网技巧心得| 新利娱乐| 乐宝百家乐的玩法技巧和规则 | 百家乐破解| 威尼斯人娱乐骰宝| 百家乐桌子| 连环百家乐怎么玩|