那曲檬骨新材料有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

異步復位同步撤離是什么意思?如何做到異步復位同步撤離呢?

冬至子 ? 來源:芯時代青年 ? 作者:尼德蘭的喵 ? 2023-12-04 13:57 ? 次閱讀

復位消抖之后的下一件事,異步復位同步撤離。這句話什么意思呢?

對于使用異步復位的系統,低電平復位系統時復位信號是允許不與工作時鐘對齊的即純純異步復位;

但是在復位撤離時,需要與工作時鐘對齊,即滿足removal time要求(在時鐘有效沿來臨之后,異步復位信號需要繼續保持有效的最短時間),或者說復位的撤離行為是受到時鐘控制的。

既然都已經是異步復位了,為何還要多此一舉呢?

1.對于復位這個操作行為而言,純異步處理是完全可以的,因為所有的元器件都會最終回到初始值。當然了,這里指的是整體復位或者說帶保護的局部復位。你別管這些寄存器誰先復位誰后復位誰出現亞穩態了,只要不是著火了最后都會回到復位值。就像電視劇里說的“反正早晚都是沒,早沒晚沒又有什么區別呢”。所以異步復位出電路是沒有任何問題的。

2.但是對于復位撤銷這個行為就不一樣了。一旦復位撤銷了各個元器件就會開始工作了,但是復位信號如果是純異步的打到某個寄存器接口上的時候可能就撞到亞穩態窗口上了(不滿足removal time),亞穩態就會在電路里開始蔓延搗亂,出現什么情況可就難說了。所以復位撤離這個事必須得是受到時鐘控制的,不能是純異步電路。

這里有一點要注意哈,同步撤離這個操作解決的是異步復位可能的亞穩態問題,并不是說能夠保證所有的寄存器在同一時間收到復位撤離的操作。

這個事就類似與信號打3拍同步一樣,咱們先解決亞穩態問題,再處理信號傳的對不對的問題。通過異步復位同步撤離先確保沒有亞穩態,再處理寄存器不能在同一拍接收到復位撤銷導致錯誤的問題。

如何做到異步復位同步撤離呢?請看下面這個電路:

圖片

rst_n經過濾波后得到prst_n,因此我們只需要分析prst_n的行為影響即可。

1.正常工作狀態下,prst_n==1;
1.
2.異步復位時prst_n由1跳轉為0,兩個D觸發器立刻被復位。也就是說rst_work_n會立即下拉至低電平復位系統,這個下拉顯然時候不受時鐘控制的,因此實現了異步復位;

3.復位撤離時prst_n由0跳轉為1,兩個D觸發器的復位被撤銷了開始正常工作。但是高電平需要兩個周期才會到達rst_work_n端,這兩個周期足以消除復位帶來的亞穩態并且保證系統感知的復位rst_work_n在時鐘沿上,因此實現了同步撤銷;

借助于這個電路設計,系統的異步復位同步撤離功能就實現了。不過當年我還問了大佬一個問題:這樣的話系統就延時了2個周期才復位的啊,會不會有bug?

大佬的回答是這樣的:你這啥系統啊真的在乎這一兩個周期的事么?早跑幾周期晚跑幾周期有啥關系,只要別跑錯了就行!

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5363

    瀏覽量

    121156
  • D觸發器
    +關注

    關注

    3

    文章

    164

    瀏覽量

    48018
  • 異步復位
    +關注

    關注

    0

    文章

    47

    瀏覽量

    13346
  • 時鐘控制
    +關注

    關注

    0

    文章

    17

    瀏覽量

    6863
收藏 人收藏

    評論

    相關推薦

    同步復位電路和異步復位電路區別分析

    異步復位信號a是異步復位信號源,異步復位信號b、c、d是到達觸發器的
    的頭像 發表于 06-26 05:36 ?2.4w次閱讀
    <b class='flag-5'>同步</b><b class='flag-5'>復位</b>電路和<b class='flag-5'>異步</b><b class='flag-5'>復位</b>電路區別分析

    Xilinx FPGA異步復位同步釋放—同步后的復位該當作同步復位還是異步復位?

    針對異步復位、同步釋放,一直沒搞明白在使用同步化以后的復位信號時,到底是使用同步
    發表于 06-21 09:59 ?1570次閱讀
    Xilinx FPGA<b class='flag-5'>異步</b><b class='flag-5'>復位</b><b class='flag-5'>同步</b>釋放—<b class='flag-5'>同步</b>后的<b class='flag-5'>復位</b>該當作<b class='flag-5'>同步</b><b class='flag-5'>復位</b>還是<b class='flag-5'>異步</b><b class='flag-5'>復位</b>?

    FPGA中的同步異步復位

    和removal時序檢查;異步復位同步撤離(推薦使用) 優點:能避免純異步或純同步
    發表于 03-20 21:57

    同步復位異步復位到底孰優孰劣

    異步復位同步釋放的理解目錄目錄同步復位異步復位
    發表于 01-17 07:01

    同步復位異步復位有什么聯系與區別,優缺點!

     異步復位原理:異步復位只要有復位信號系統馬上復位,因此異步
    發表于 11-30 08:45 ?9.9w次閱讀
    <b class='flag-5'>同步</b><b class='flag-5'>復位</b>和<b class='flag-5'>異步</b><b class='flag-5'>復位</b>有什么聯系與區別,優缺點!

    FPGA設計中的異步復位同步釋放問題

    異步復位同步釋放 首先要說一下同步復位異步復位的區
    發表于 06-07 02:46 ?2184次閱讀

    如何區分同步復位異步復位

    問:如何區分同步復位異步復位?可以理解為同步復位是作用于狀態,然后通過狀態來驅動電路
    的頭像 發表于 06-11 15:15 ?6894次閱讀

    Xilinx FPGA的同步復位異步復位

    對于xilinx 7系列的FPGA而言,flip-flop支持高有效的異步復/置位和同步復位/置位。對普通邏輯設計,同步復位
    發表于 07-13 09:31 ?6732次閱讀

    同步復位異步復位電路簡介

    同步復位異步復位都是狀態機的常用復位機制,圖1中的復位電路結合了各自的優點。
    的頭像 發表于 08-12 15:20 ?7497次閱讀
    <b class='flag-5'>同步</b><b class='flag-5'>復位</b>和<b class='flag-5'>異步</b><b class='flag-5'>復位</b>電路簡介

    詳細講解同步后的復位同步復位還是異步復位?

    針對異步復位、同步釋放,一直沒搞明白在使用同步化以后的復位信號時,到底是使用同步
    的頭像 發表于 04-27 18:12 ?4846次閱讀
    詳細講解<b class='flag-5'>同步</b>后的<b class='flag-5'>復位</b>是<b class='flag-5'>同步</b><b class='flag-5'>復位</b>還是<b class='flag-5'>異步</b><b class='flag-5'>復位</b>?

    【FPGA】異步復位,同步釋放的理解

    異步復位同步釋放的理解目錄目錄 同步復位異步復位
    發表于 01-17 12:53 ?4次下載
    【FPGA】<b class='flag-5'>異步</b><b class='flag-5'>復位</b>,<b class='flag-5'>同步</b>釋放的理解

    同步復位異步復位的區別

    請簡述同步復位異步復位的區別,說明兩種復位方式的優缺點,并解釋“異步
    的頭像 發表于 08-14 11:49 ?7404次閱讀

    淺析異步復位同步釋放與同步復位打拍模塊

    異步復位同步釋放:rst_synchronizer.v
    的頭像 發表于 08-21 09:27 ?1059次閱讀
    淺析<b class='flag-5'>異步</b><b class='flag-5'>復位</b><b class='flag-5'>同步</b>釋放與<b class='flag-5'>同步</b><b class='flag-5'>復位</b>打拍模塊

    同步復位異步復位到底孰優孰劣?

    同步復位異步復位到底孰優孰劣同步復位
    的頭像 發表于 01-16 16:25 ?1871次閱讀

    FPGA同步復位異步復位

    FPGA(Field-Programmable Gate Array,現場可編程門陣列)中的復位操作是設計過程中不可或缺的一環,它負責將電路恢復到初始狀態,以確保系統的正確啟動和穩定運行。在FPGA設計中,復位方式主要分為同步
    的頭像 發表于 07-17 11:12 ?1747次閱讀
    百家乐官网网页游戏| 大发888娱乐城出纳柜台| 百家乐官网评级导航| 百家乐牌机的破解法| 昂仁县| 玩百家乐五湖四海娱乐城| 望谟县| 澳门百家乐庄闲的玩法| 怀来县| 伯爵百家乐娱乐网| 百家乐官网作弊手段| 网上百家乐假| 百家乐官网赌缆十三式| 威尼斯人娱乐城送钱| 机械百家乐官网技巧| 开棋牌室赚钱吗| 百家乐统计概率| 平阳县| 百家乐稳赢秘笈| 百家乐官网只打一种牌型| 威尼斯人娱乐城真假性| 网上百家乐官网赌博出| 马牌百家乐的玩法技巧和规则| 电玩百家乐官网游戏机路单| bet365怎么上不去| 百家乐机械投注法| 澳门百家乐官网娱乐城注册| 大发888 zhidu| 真人百家乐是啥游戏| 真钱百家乐官网五湖四海全讯网| 大发888博彩娱乐城| 做生意的人早晨讲究| 百家乐官网总厂在哪里| 中骏百家乐官网的玩法技巧和规则| k7线上娱乐| 赌博百家乐趋势把握| 百家乐官网高科技出千工具| 顶旺亚洲| 金沙百家乐的玩法技巧和规则| 德州扑克大小顺序| 百家乐一黑到底|