代碼如下,大家看到這個代碼有什么體會?綜合會有什么Warning?
綜合會有告警如下:
注意:casez與casex都不可綜合,多用于仿真。
casex、 casez 語句是 case 語句的變形。
在casex中,casex允許"x"、"z"和"?"值在比較時被當(dāng)做不關(guān)心的值。
在casez中,casez允許"z"和"?"對應(yīng)的bit在比較時會被忽略,x不會被忽略。
casex 用"x" 來表示無關(guān)值
casez 用"?" 來表示無關(guān)值
兩者的實(shí)現(xiàn)的功能是完全一致的,語法與 case 語句也完全一致。
在case item中,0、1、z、x都是要比較的,不會忽略。
但是我們可以使用casez忽略某些bit位。在使用casez時,最好使用?表示比較時要忽略的對應(yīng)比特。
case語句當(dāng)條件互斥時是沒有優(yōu)先級,但是條件選項(xiàng)不要求互斥。雖然這些條件選項(xiàng)是并發(fā)比較的,但執(zhí)行效果是誰在前且條件為真誰被執(zhí)行,詳細(xì)內(nèi)容分享在知識星球。
-
仿真
+關(guān)注
關(guān)注
50文章
4124瀏覽量
134005 -
Verilog
+關(guān)注
關(guān)注
28文章
1351瀏覽量
110400 -
代碼
+關(guān)注
關(guān)注
30文章
4828瀏覽量
69063
原文標(biāo)題:Verilog中有casex? 注意,綜合會告警!
文章出處:【微信號:全棧芯片工程師,微信公眾號:全棧芯片工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
Verilog中 generate if 語句如何用systemc實(shí)現(xiàn)?
新手求解verilog 中的生成塊語句 的意思
verilog中generate語句的用法分享
verilog中if與case語句不完整產(chǎn)生鎖存器的原因分析
FPGA視頻教程之Verilog中兩種不同的賦值語句的資料說明

Verilog可綜合的循環(huán)語句
Verilog教程之Verilog HDL程序設(shè)計(jì)語句和描述方式

簡述Verilog HDL中阻塞語句和非阻塞語句的區(qū)別

Verilog邏輯設(shè)計(jì)中的循環(huán)語句和運(yùn)算符
什么是SystemVerilog-決策語句-if-else語句?

Verilog中循環(huán)語句簡介
Verilog中的If語句和case語句介紹

評論