歡迎了解

李彥林丑晨甘雨田

（甘肅林業(yè)職業(yè)技術(shù)學(xué)院）

摘要：

電子封裝是將裸IC硅片用塑料包起來(lái)保護(hù)好并制作好外部引腳。外引線越來(lái)越多是微電子封裝的一大特點(diǎn)，當(dāng)然也是難點(diǎn)，引腳間距越小，再流焊時(shí)焊料難以穩(wěn)定供給，故障率很高。多引腳封裝是今后的主流，所以在微電子封裝的技術(shù)要求上應(yīng)盡量適應(yīng)多引腳。但芯片的封裝都是有一定規(guī)范的，假如每家封裝廠都執(zhí)行各自的標(biāo)準(zhǔn)顯然芯片的通用性會(huì)大打折扣，也不可能造就半導(dǎo)體產(chǎn)業(yè)的繁榮。鑒于此，本文對(duì)不同電子封裝技術(shù)問(wèn)題展開(kāi)討論，分析電子封裝技術(shù)存在的問(wèn)題，設(shè)計(jì)具體改進(jìn)方案，提高產(chǎn)品的可靠性，降低制造成本和安全風(fēng)險(xiǎn)。以期為微電子封裝技術(shù)標(biāo)準(zhǔn)化生產(chǎn)提供借鑒和指導(dǎo)。

引 言

微電子封裝是將一個(gè)或多個(gè)集成電路和倒裝芯片鍵合連接，使之成為有實(shí)用功能的電子元器件或組件。本文探究對(duì)微電子封裝技術(shù)的安全可靠性，通過(guò)技術(shù)攻關(guān)，攻克高密度窄間距小焊盤(pán)銅線鍵合工藝關(guān)鍵技術(shù)難題，提升銅線替代金線在小焊盤(pán)、窄間距 IC 芯片封裝領(lǐng)域的工藝水平，促進(jìn)企業(yè)技術(shù)創(chuàng)新和產(chǎn)品的自主開(kāi)發(fā)能力，縮小與國(guó)外封裝技術(shù)的差距，提升產(chǎn)品質(zhì)量和標(biāo)準(zhǔn)化水平。

1微電子封裝技術(shù)和現(xiàn)狀

電子封裝技術(shù)涉及眾多學(xué)科，涉及材料學(xué)、電磁學(xué)、熱管理、微納制造、電子器件等專(zhuān)業(yè)。隨著微電子封裝科學(xué)工作者對(duì)三維集成電路的研發(fā)逐步深入，電子封裝正在從傳統(tǒng)制造模式，向系統(tǒng)封裝 (SOP - System On Package /SiP - System in Package)、三維封裝 (3D Packaging) 模式轉(zhuǎn)變，系統(tǒng)封裝先進(jìn)封裝技術(shù)已經(jīng)開(kāi)始走向市場(chǎng)。而電子技術(shù)發(fā)展迅速，更新?lián)Q代極快，三維封裝 (3D Packaging) 目前尚無(wú)具體的國(guó)家技術(shù)標(biāo)準(zhǔn)，電子封裝技術(shù)多采用國(guó)外研究的機(jī)構(gòu)技術(shù)標(biāo)準(zhǔn)。封裝的形式多種多樣，以最普通的雙列直插（DIP，dual in-line package）舉例，DIP8 表示有8 個(gè)引腳，引腳的長(zhǎng)度、間距、寬度等等都有嚴(yán)格的標(biāo)準(zhǔn)去執(zhí)行，封裝廠只會(huì)按照這個(gè)標(biāo)準(zhǔn)來(lái)執(zhí)行，假如現(xiàn)在裸片只有 7 個(gè) PAD 怎么辦？當(dāng)然還是要用 DIP8，只是一個(gè)引腳懸空，當(dāng)然不可能隨意的設(shè)計(jì)引腳個(gè)數(shù)，半導(dǎo)體產(chǎn)業(yè)各個(gè)方面都有標(biāo)準(zhǔn)，“無(wú)規(guī)矩不成方圓”，微電子封裝技術(shù)從“原始生長(zhǎng)”到“成熟發(fā)展”需要進(jìn)行有機(jī)的規(guī)范。通過(guò)完善微電子封裝技術(shù)相關(guān)標(biāo)準(zhǔn)，消除不同品牌的微電子封裝技術(shù)硬件設(shè)備所采集的數(shù)據(jù)格式和數(shù)據(jù)質(zhì)量存在差異，推動(dòng)信息的流動(dòng)和共享，消除數(shù)據(jù)孤島成為新型微電子封裝技術(shù)發(fā)展創(chuàng)新的迫切需求。

1.1 新型微電子封裝技術(shù)

根據(jù)中華人民共和國(guó)國(guó)家質(zhì)量監(jiān)督檢驗(yàn)檢疫標(biāo)準(zhǔn)的要求 , 《微電子技術(shù)用貴金屬漿料規(guī)范 (GB/T 17472-2008)》原標(biāo)準(zhǔn)適用范圍，由厚膜微電子技術(shù)用貴金屬漿料擴(kuò)大至燒結(jié)型及固化型微電子技術(shù)用貴金屬漿料；更注重漿料可焊性、耐焊性。 一般說(shuō)來(lái)，微電子封裝分為三級(jí)，包含組裝和封裝的多項(xiàng)內(nèi)容。微電子封裝所包含的范圍應(yīng)包括單芯片封裝 (SCP) 設(shè)計(jì)和制造、多芯片封裝 (MCM) 設(shè)計(jì)和制造、芯片后封裝工藝、各種封裝基板設(shè)計(jì)和制造、芯片互連與組裝、封裝總體電性能、機(jī)械性能、熱性能和可靠性設(shè)計(jì)、封裝材料、封裝工模夾具以及綠色封裝等多項(xiàng)內(nèi)容。

1.2 新型微電子封裝技術(shù)主要包括以下幾種

發(fā)展微電子封裝技術(shù)，旨在使系統(tǒng)向小型化、高性能、高可靠性和低成本目標(biāo)努力，從技術(shù)發(fā)展觀點(diǎn)來(lái)看，作為微電子封裝的關(guān)鍵技術(shù)主要有：（1）3D 封裝，在 2D封裝的基礎(chǔ)上，把多個(gè)裸芯片、封裝芯片、多芯片組件甚至圓片進(jìn)行疊層互連，構(gòu)成立體封裝，這種結(jié)構(gòu)稱(chēng)作疊層型 3D 封裝（2） 焊球陣列封裝（BGA）：陣列封裝（BGA）以圓形或柱狀焊點(diǎn)按陣列形式分布在封裝下面，從而提高了組裝成品率。組裝可用共面焊接，可靠性高；（3） 芯片尺寸封裝（CSP）是芯片級(jí)封裝的意思。CSP 封裝可以讓芯片面積與封裝面積之比超過(guò) 1:1.14，已經(jīng)相當(dāng)接近 1:1的理想情況。與 BGA 封裝相比，同等空間下 CSP 封裝可以將存儲(chǔ)容量提高三倍；（4） 系統(tǒng)封裝（SIP）即通過(guò)封裝來(lái)實(shí)現(xiàn)整機(jī)系統(tǒng)的功能。

2微電子三維 (3D) 封裝技術(shù)問(wèn)題分析

2.1 應(yīng)用范圍不夠廣泛

從微電子封裝技術(shù)的材料可以看出，IC 芯片將向小型化、高性能并滿(mǎn)足環(huán)保要求的方向發(fā)展。微電子封裝技術(shù)應(yīng)用范圍不夠廣泛 , 在過(guò)去幾年中已通用的高于 208 個(gè)管腳、256 個(gè)管腳、304 個(gè)管腳，間距 0.5mm 款式、包括間距 0.4mm 款式 QFPs，其 QFPs 材料多為塑料和陶瓷殼體，通常各類(lèi)塑料型器件適合于較高的引線數(shù)。

2.2 傳統(tǒng)銅線鍵合工藝問(wèn)題

由于傳統(tǒng)銅線鍵合工藝的極限能力為芯片焊盤(pán)尺寸≥ 50μm×50μm、焊盤(pán)間距≥ 60μm，對(duì)此尺寸以下的芯片只能采用金線工藝，而在研究過(guò)程中，要實(shí)現(xiàn)此金線工藝被合理替代，必須解決小焊點(diǎn)、窄間距銅線鍵合所面臨的以下問(wèn)題：

第一：銅線鍵合空氣球防氧化技術(shù)；

第二：防止銅線鍵合焊盤(pán)損傷和對(duì)“鋁飛濺”控制鍵合技術(shù)；

第三：第二焊點(diǎn)鍵合強(qiáng)度的研究；

第四：銅線鍵合防裂紋和彈坑技術(shù)。

隨著 QFP 封裝引線數(shù)的增加，其殼體尺寸急劇地增加，可以替代封裝尺寸增加的是更進(jìn)一步縮減引線間距。因此，要對(duì)高密度窄間距封裝技術(shù)進(jìn)行研發(fā)與技術(shù)改進(jìn)。

3具體改進(jìn)方案

為了解決微電子三維 (3D) 封裝技術(shù)方面的問(wèn)題，我們制定了以下方案：芯片焊盤(pán)尺寸為 38μm×38μm，焊點(diǎn)間距為 43μm 的芯片；焊線材料：普通銅線，直徑為0.7mil。開(kāi)展不同保護(hù)氣體中空氣球尺寸的穩(wěn)定性研究。

3.1 技術(shù)路線方案論證

3.1.1 技術(shù)路線

前期調(diào)研、規(guī)劃→確定工藝流程→關(guān)鍵技術(shù)攻關(guān)→工程批試驗(yàn)→可靠性考核→風(fēng)險(xiǎn)批試生產(chǎn)→小批量生產(chǎn)→轉(zhuǎn)入量產(chǎn)。

3.1.2 技術(shù)方案

為了解決以上問(wèn)題，我們制定了以下二種方案：

A. 方案一

（1）銅線鍵合空氣球防氧化研究

在氫氮混合保護(hù)氣體（流量：0.4 ～0.7L/min）下，隨機(jī)抽取 1000 個(gè)空氣球?qū)Ρ冉Y(jié)果如下：在 N2+H2 保護(hù)氣體條件下，0.7mil 普通銅線燒球有 20.03% 的空氣球表面有氧化和桃形球，非對(duì)稱(chēng)球、凹凸球、孔洞球等球形不良比例達(dá)到 40% 左右。

（2）第一焊點(diǎn)研究實(shí)驗(yàn)

第 一 焊 點(diǎn) 研 究 實(shí) 驗(yàn) 結(jié) 果 為 ： 在 焊 盤(pán) 尺 寸 為38μm×38μm、焊點(diǎn)間距為 43μm 的芯片上進(jìn)行銅線鍵合試驗(yàn)，球形不良（高爾夫球）占 57%，鍵合強(qiáng)度（不粘和失鋁）不滿(mǎn)足質(zhì)量要求占 6.77%；圖 1 隨機(jī)抽取 1000個(gè)空氣球質(zhì)量分析 . 球形不良（0.1%）合格（99.9%）。

B. 方案二

芯片焊盤(pán)尺寸為 38μm×38μm，焊點(diǎn)間距為 43μm的芯片；

焊線材料：鍍鈀銅線（Pd coat Cu Wire），線徑為0.7mil

（1）銅線鍵合空氣球防氧化研究

通過(guò)對(duì)不同保護(hù)氣體中空氣球尺寸的穩(wěn)定性、不同保護(hù)裝置（Kit）中空氣球形狀的穩(wěn)定性、保護(hù)氣體流量（Froming Gas）對(duì)空氣球影響的研究，達(dá)到了銅線鍵合工藝標(biāo)準(zhǔn)。

（2）第一焊點(diǎn)研究實(shí)驗(yàn)

選擇配套設(shè)備和匹配的劈刀型號(hào)，對(duì)鍵合工藝參數(shù)進(jìn)行研究，通過(guò)對(duì)功率、沖擊力、X/Y 方向摩擦力、旋轉(zhuǎn)摩擦力等參數(shù)進(jìn)行優(yōu)化試驗(yàn)，最終確定了一組較為理想的工藝參數(shù)。另外，聯(lián)合芯片商對(duì)芯片鋁墊進(jìn)行了改善，并建立了銅線制程能力評(píng)估規(guī)范，使焊盤(pán)“鋁飛濺”、失鋁（Peeling）得到有效的控制，最終符合銅線鍵合工藝標(biāo)準(zhǔn)，第一焊點(diǎn)研究實(shí)驗(yàn)數(shù)據(jù)合格（100%）圖 2 所示。

（3）第二焊點(diǎn)研究實(shí)驗(yàn)

通過(guò)優(yōu)化劈刀的設(shè)計(jì)，選擇合適的劈刀型號(hào)，增大了第二點(diǎn)接觸的面積和魚(yú)尾厚度；通過(guò)優(yōu)化線弧參數(shù)，使魚(yú)尾和 Lead 更貼合； [2] 通過(guò)優(yōu)化焊接參數(shù)，增大了第二焊點(diǎn)功率、壓力，必要時(shí)使用研磨參數(shù)，可增強(qiáng)第二焊點(diǎn)拉力并穩(wěn)定線尾（Wire Tail Length）；通過(guò)以上第二焊點(diǎn)鍵合質(zhì)量的深入研究，達(dá)到了銅線鍵合質(zhì)量標(biāo)準(zhǔn)。

（4）銅線鍵合防裂紋和彈坑研究

通過(guò)銅線材防氧化措施，焊盤(pán)鋁層厚度、成分的控制，銅線鍵合快速確認(rèn)焊盤(pán)鋁殘留厚度的研究，最終使銅線鍵合裂紋和彈坑得到了有效控制。

結(jié)論通過(guò)以上研究，使鍍鈀銅線鍵合能力滿(mǎn)足工藝要求，達(dá)到了高密度窄節(jié)距（43μm）小焊盤(pán)（38μm×38μm）IC 芯片的封裝要求。實(shí)現(xiàn)了 SEMI( 國(guó)際半導(dǎo)體設(shè)備與材料協(xié)會(huì) ) 等國(guó)際標(biāo)準(zhǔn)化組織在電子封裝領(lǐng)域內(nèi)電鍍技術(shù)的標(biāo)準(zhǔn)化要求。

4 結(jié)論

該方案采用焊盤(pán)尺寸為 38μm×38μm、焊盤(pán)間距為43μm、鋁墊厚度為 0.9μm、介質(zhì)結(jié)構(gòu)為 FSG（氟硅酸鹽玻璃）的芯片研究了銅線鍵合技術(shù)，建立了線徑為 0.7mil高可靠性鍍鈀銅線鍵合工藝的制程能力，有效保障了小焊盤(pán)（38μm×38μm）窄間距（43μm）的銅線鍵合封裝技術(shù)在 LQFP、TQFP 、eLQFP、多圈 QFN 系列產(chǎn)品中的推廣應(yīng)用。因此，本設(shè)計(jì)方案能實(shí)現(xiàn)該項(xiàng)目的技術(shù)指標(biāo)，達(dá)到研究的目的和意義，為標(biāo)準(zhǔn)化生產(chǎn)提供了技術(shù)保障。

審核編輯 黃宇