全國產V7+FT6678高性能實時信號處理平臺實物圖

1、概述

全國產V7+FT6678高性能實時信號處理平臺組成如圖1所示，包含1片性能不低于深圳國微的SMQ7VX690TFFG1761和兩片性能不低于FT-6678（國防科大）的DSP，總共3個主芯片；每個主芯片外部各搭配1組64bit的DDR3內存模組以及各芯片啟動配置所需要的存儲芯片；采用提供8路以上SFP+（10Gbps），在面板上通過集成多束光接口實現，3路 10/100/1000M Ethernet（1FPGA和2個DSP各1路），FPGA JTAG接口1個，DSP JTAG 1個，面板保留2路串口（1路RS422電平，1路RS232電平），通用GPIO≥6路LVTTL，提供PCIE3.0 X8接口；

互聯接口：板上3個主要計算芯片互聯接口主要采用高速串行接口SRIO x 4，高速串行接口單lane速率擬定為5Gbps。

全國產V7+FT6678高性能實時信號處理平臺原理框圖

2、技術指標

2.1平臺內部模塊連接關系：

DSP與FPGA之間通信設計：兩片DSP的 4x RapidI/O連接到FPGA，實現DSP與FPGA的RapidI/O通信；

兩片DSP的EMIF、GPIO和復位信號分別連接到FPGA;

DSP之間通信設計：兩片DSP片間采用4x RapidI/O互連，用于板間RapidI/O通信；

每個DSP外掛4片DDR3 SDRAM，總存儲容量2GB;

FPGA外掛2組DDR3 SDRAM，每組4片DDR3 SDRAM組成，每組存儲容量2GB;

FPGA外掛1組FLASH，每組存儲容量1Gb，可通過DSP向FLASH固化參數;

FPGA通過SPI 4X模式實現程序加載；

DSP通過SPI 1X模式實現程序加載；

2.2外部接口：

以太網通信設計：FPGA路提供一路Base1000T的以太網口,通過RJ45前面板引出，用于與PC機通信；

光纖通信設計：FPGA路提供2路QSFP+光纖接口，單路速率40Gbs,通過光纖接口前面板引出，通過一拖四光纖線后，其中一路可用于萬兆網，另外可用于波前傳感器通訊，接收圖像數據或其他光纖數據通訊；

串口通信設計：FPGA路提供2路RS422，2路RS232，用于低速數據通訊；

I/O接口：FPGA路提供4路I/O信號接口，用于低速數據通訊；

以太網通信設計：2片DSP引出兩路Base1000T的以太網口,通過RJ45前面板引出，用于與PC機通信；

總線接口：提供一組PCIE3.0,X8接口用于高速數據通訊；

2.3功能接口：

FPGA千兆網絡接口

FPGA DDR3讀寫

FPGA SPI接口

FPGA SRIO接口

FPGA GPIO接口

FPGA RS422接口

FPGA RS232接口

FPGA與DSP UART接口

FPGA光纖接口

FPGA SPI Flash Boot正確性

光纖數據速率

DSP與DDR3通訊數據讀寫

DSP SPI的bootloader程序的正確性

DSP與FPGA之間的SRIO接口

DSP與DSP之間的SRIO接口

DSP EMIF接口

DSP千兆以太網絡

NorFlash程序 BOOT固化

從FPGA到DSP的SRIO同步中斷傳輸

TTL接口收發

2.4 性能指標：

FPGA主要功能：

千兆網絡傳輸，傳輸速率≥600Mbps

DDR讀寫，讀寫速率≥3200MB/s

SPI接口控制≥20Mbps

SRIO數據讀寫（x4模式），讀寫速率≥12Gbps

GPIO數據讀寫，讀寫速率≥160Mbps

Flash數據讀寫，讀寫速率≥18Mbps

光纖數據讀寫，單個lane讀寫速率≥10Gbps

串口發送接收，讀寫速率≥115200bps

固件加載時間：FPGA固件程序從SPI FLASH加載時間不大于900ms。

DSP功能：

SPI的bootloader程序

SRIO通訊（X4模式），讀寫速率≥12Gbps

網絡通訊，傳輸速率≥600Mbps

NorFlaah程序 BOOT

EMIF數據讀寫，傳輸速率≥160Mbps

DSP通過SPI 1X模式實現程序加載；

3.其他

外形尺寸：

寬x深x高180×240×30（mm）

供電需求：輸入電壓：12V

4. 環境適應性：

工作溫度：-35℃~55℃

存儲溫度：-40℃~60℃

相對濕度：≤75％(25℃)

具有良好的防潮、防雨、防震、防沙塵、防霉（符合國軍標 150.10A-2009《軍用設備實驗室環境實驗方法 第 10部分:霉菌試驗》有關規定要求，霉菌試驗后長霉等級應不大于 1級）防凍、防鹽霧（鹽霧濃度: 6mg/m3)、耐日曬、防火、防銹蝕等設計。

審核編輯 黃宇